1764
Reputación
Reputación
Nombre : Jonas
Miembro desde : 23 de Octubre, 2014
Jonas es un usuario de Stack Exchange, si haces click en el enlace verás su perfil en inglés.
Últimas Preguntas
- 2 resp
¿Qué significa un estadístico t grande?
el 11 de Junio, 2021 3 votos - 2 resp
Conexión Ethernet phy: conexión a tierra entre chasis, conector y IO
el 11 de Junio, 2021 3 votos - 2 resp
Lo que haría que este tipo de amplitud de la interferencia en mi ADC de grabación?
el 14 de Abril, 2018 9 votos - 2 resp
¿Cuál es la eléctrica beneficio de mantener un funcionamiento disparidad en un autobús?
el 27 de Febrero, 2018 5 votos - 2 resp
MOSFET y abrazadera en I2C interfaz líneas tranlastor nivel
el 3 de Septiembre, 2017 5 votos - 3 resp
Crítica esquemática: Interfaz Phy con RJ45/Magnética
el 11 de Septiembre, 2016 9 votos - 4 resp
FPGA firmware de diseño: ¿de qué tamaño es demasiado grande?
el 17 de Junio, 2016 12 votos
Últimas Respuestas
- 4 votos
ASIC vs. ? -- Rendimiento y coste
el 23 de Mayo, 2013 4 votos - 3 votos
Sumador de ondas portadoras - VHDL
el 7 de Marzo, 2013 3 votos - 6 votos
Diseño basado en el estado frente a diseño sin estado (en verilog)
el 16 de Julio, 2015 6 votos - 2 votos
Modelado de circuitos a partir de FSM con Verilog
el 8 de Febrero, 2016 2 votos - 23 votos
Registro de desplazamiento de n bits (Serial Out) en VHDL
el 4 de Febrero, 2013 23 votos - 20 votos
Cómo dividir 50MHz hasta 2Hz en VHDL en FPGA de Xilinx
el 19 de Marzo, 2013 20 votos - 0 votos
¿Dirección de flujo de corriente en el circuito?
el 30 de Septiembre, 2013 0 votos
