162
Reputación
Reputación
Nombre : gžd15
Miembro desde : 5 de Diciembre, 2016
gžd15 es un usuario de Stack Exchange, si haces click en el enlace verás su perfil en inglés.
Últimas Preguntas
- 1 resp
¿Permite VHDL un puerto std_logic_vector sin límites?
el 14 de Junio, 2022 1 votos - 5 resp
¿Por qué los proyectos FPGA tardan siempre lo mismo en compilarse?
el 17 de Septiembre, 2020 21 votos - 1 resp
- 1 resp
Encontrar todas las matrices que conmutan con una matriz dada
el 4 de Diciembre, 2017 4 votos - 4 resp
¿Qué características deberían/deben estar presentes en una placa FPGA prototipo para ayudar a la depuración?
el 28 de Julio, 2020 3 votos - 1 resp
¿Permite VHDL mapear un puerto de salida de un solo bit a múltiples bits conducidos al mismo valor, en una línea?
el 29 de Julio, 2020 1 votos - 1 resp
¿Cómo explicar las identidades combinatorias?
el 7 de Marzo, 2017 6 votos
Últimas Respuestas
- 1 votos
¿Es posible especificar una secuencia de comandos que deba ejecutarse en cuanto se inicie la síntesis en Synopsys Synplify?
el 14 de Octubre, 2020 1 votos
Etiquetas favoritas
- 5 x electrónica
- 2 x precálculo-algebra
- 2 x fpga
- 2 x vhdl
- 1 x teoría-numérica
- 1 x elementary-teoría-numérica
- 1 x libero
