canen es un usuario de Stack Exchange, si haces click en el enlace verás su perfil en inglés.
Últimas Preguntas
-
Todavía no ha hecho preguntas
Últimas Respuestas
- 5 votos
IDE gratuito para VHDL y Verilog
el 14 de Agosto, 2012 5 votos - 7 votos
¿Cómo puedo especificar señales "don't care" en VHDL?
el 5 de Agosto, 2014 7 votos
Etiquetas favoritas
- 2 x vhdl
- 2 x electrónica
- 1 x síntesis
- 1 x optimización
- 1 x veriloglanguage
- 1 x dihierro