Louis Munro es un usuario de Stack Exchange, si haces click en el enlace verás su perfil en inglés.
Últimas Preguntas
-
Todavía no ha hecho preguntas
Últimas Respuestas
- -3 votos
Circuito de lógica digital - pregunta de examen
el 19 de Septiembre, 2017 -3 votos - 3 votos
¿Por qué no se pueden sintetizar los retardos en Verilog?
el 14 de Julio, 2014 3 votos
Etiquetas favoritas
- 2 x electrónica
- 1 x verilog
- 1 x vlsi
- 1 x sistema-verilog
- 1 x asic
- 1 x digital-lógica
- 1 x circuito-análisis