BJT Saturación de Punto de Diseño?

Question

Estaba leyendo una respuesta a esta otra pregunta , que le pregunta sobre la saturación de un transistor BJT.

En esa respuesta es a los estados a estar saturado, usted debe disparar para una proporción 1:10 o más entre la corriente de base y el colector de corriente. Mientras que esto es perfectamente aceptable, el MMBT5087 transistor meantioned en esa pregunta especifica un mínimo de hFE valor de ~150.

En la teoría de la corriente de base se puede reducir hasta que sea apenas más grande que un 1:hFE relación con el colector de corriente. Sin embargo, en la práctica los diseños supongo diseñar cerca de la 1:150 proporción es peligroso, incluso si este es el valor mínimo especificado (si estoy leyendo la hoja de datos a la derecha).

Mi pregunta es, ¿qué tipo de seguridad de factoring debería aspirar (suponiendo que quiero para minimizar la corriente de base)? Una proporción 1:10 parece un poco excesivo, que proporciona un FOS de 15. También, en este ejemplo concreto es un tipo de transistor PNP. Existen diferentes recomendaciones para el tipo NPN de los transistores?

Answer 1

Lea la hoja de datos de más de cerca : habrá condiciones para que la especificación de un mínimo de hFE. Una de esas condiciones será que Vce es mayor que en el caso de tensión : probablemente 2V. (Solo revisaba la hoja de datos; en realidad Vce=5V). Cuando usted está tratando de saturar el transistor, en esas condiciones, obviamente, ya no se aplican. En su lugar, como Vce enfoques Vce(sat) hFE disminuye drásticamente.

Tenga en cuenta que la base real actual y hFE variará para Vce(sat) - usted puede encontrar hFE=25 en el punto para un determinado transistor y un particular actual de la Ic, o bien en hFE=10 se puede ver Vce inferior a la nominal Vce(sat) - la hoja de datos de la Figura 2 muestra Vce(sat) alrededor de 0,05 V para un rango útil de corrientes! Pero estas son las cifras garantizados por los fabricantes para todos sus transistores.

Answer 2

Usted no desea diseño saturado de conmutación de circuitos que dependen demasiado de cerca en el valor real del transistor hFE. El valor que se vieron por ~150 puede variar a lo largo de una amplia gama que va de parte a parte.

Me gustaría diseño de circuitos para operar con un supuesto hFE mínimo de, digamos, 50. Que le dan un buen margen de que el valor mínimo especificado para el transistor y aún así mantener el transistor corriente de base relativamente pequeña con respecto al colector de corriente.

Las directrices para los transistores PNP y NPN de los transistores será básicamente el mismo con respecto a cómo juzgar el diseño margen de la hFE valor mínimo.