Estoy en la necesidad de un alto el lado del interruptor de carga y vino para arriba con el siguiente esquema. Del Lado de alta de los niveles de voltaje y de corriente varían entre 5-12 V / 2 a máx. El lado de alta PMOS (SI5509DC) está clasificado para 20V V_DS y 12V V_GS y hasta 4A.
Una 10V diodo Zener D1 y el divisor de voltaje formado por R2 Y R3 está pensada para limitar los PMOS Puerta-Fuente de voltaje. Diodo D2 en la salida de las derivaciones negativas de ir a los picos debido a las cargas inductivas hacia la tierra.
C1 controla el tiempo de caída cuando se abre el interruptor. Todavía no he encontrado una manera de hacer el cambio en el comportamiento de un poco más suave.
El interruptor será cerradas la mayor parte del tiempo y de la frecuencia de conmutación no es un problema. Sin embargo, necesito tener lógica negativa, en la entrada a keept el interruptor abierto durante el arranque cuando el pin conducción de la CPLD es tri-dijo y tiró hacia 3.3 V interna de pull-ups.
simular este circuito – Esquema creado mediante CircuitLab
Mi Lógica de la interfaz es de 3.3 V @ 20mA CMOS (MaxV CPLD). Necesito hacer la cosa tan robusto y compacto como sea posible, y quisiera pedir consejos y comentarios.