Realmente depende de cómo la puerta se construye. Para la simulación precisa, usted tiene que hacer un transistor analógica de nivel de simulación. Sin embargo, es posible extraer parámetros de temporización de un transistor a nivel de simulación y abstracto que fuera un poco. La salida de subida y bajada y retrasos de propagación dependerá de la entrada de subida y bajada, la salida de la capacitancia de la carga, tensión de alimentación, la temperatura y el estado de las entradas. Sí, es posible, en la misma entrada de la transición a tener un retardo de propagación que depende del estado de los otros insumos. Estas técnicas se utilizan en la sincronización de los modelos utilizados en ASIC y FPGA diseño, tanto en estático el análisis del tiempo así como el tiempo impulsado por el lugar y la ruta.
Fundamentalmente, el retardo de propagación es determinado por cuánto tiempo se necesita para que la salida de la transición en respuesta a un cambio en la entrada. Esto depende de exactamente cómo la puerta está construida en un nivel de transistor. Para un sencillo de dos transistores CMOS inversor, el retardo de propagación es determinado por el analógico características eléctricas de los transistores y su capacidad parásita. La entrada se mató a un cierto ritmo, a continuación, una vez que se alcanza el umbral, la salida de inicio de la matanza. Si la entrada de los cambios antes de la salida de los acabados de la matanza, la salida comenzará a mató hacia el otro lado y usted va a terminar con un muy distorsionada de salida. Así, por un único inversor, la salida para un cambio más rápido que el retardo de propagación sería un inválido nivel de lógica (es decir, x). Sin embargo, "puertas" puede ser mucho más complicado que un solo inversor. Por ejemplo, si usted tiene una "puerta" que se construye a partir de una cadena de 100.000 inversores, entonces el retardo de propagación de la unidad en su conjunto será de 100.000 veces el retardo de propagación de un único inversor, y sin duda es posible tener múltiples transiciones "en vuelo" al mismo tiempo, siempre y cuando estas transiciones no son más rápidos que cada inversor individual puede manejar.