¿Por qué la muestra actual a través de desequilibrado divisor resistivo?

Question

Estoy estudiando la constante-actual del circuito de la Agilent E3610A 15V 30W DC Banco fuente de Alimentación. Todo el esquema está al final del manual de usuario, pero he vuelto a dibujar las partes de interés aquí para mayor claridad.

La referencia de corriente de alimentación proporciona una tensión de referencia de 2mV/mA de corriente límite. Su nivel es ajustable a través de VR19, un turno de 10 bote en el panel frontal. Esta parte de la gráfica está simplificada para reducir max de salida y voy a mostrar un TL072 en lugar de la original LF411, pero es bastante sencillo amplificador inversor.

El actual amplificador de error es también un sencillo invertir aplicaciones de manejar el control del nodo. Toma su entrada de señal de error de un resistiva sumar punto formado por R23 y R24. Cuando la corriente está limitada, el valor de la suma punto está cerca de 0V. Tenga en cuenta que S+ es de tierra, aunque es la salida positiva de la oferta. El general fuente de alimentación CC es una inversión de aplicaciones, así que un poco contra-intuitivo, de la tensión de salida es S-.

Mi pregunta es sobre el recorrido de la muestra actual nodo i_sense. Un voltaje de 100mV/A se desarrolla a través de R2, que actúa como el actual de muestreo para la resistencia.

De forma inesperada, al menos para mí, la muestra actual de voltaje está conectado a través de una desequilibrado divisor resistivo (500k/500.001 k) formado por R27 y R34.

Qué pasa con eso? ¿Por qué no R23 conectado directamente a la i_sense nodo?

Después de estudiar durante un cierto tiempo, todo lo que tengo es algunas vagas conjeturas:

• Tiene algo que ver con el comportamiento cuando la salida está en cortocircuito ...
• De alguna manera derivaciones de la toma de muestras actual en torno a la actual muestreo resistencia de sí mismo para aumentar la precisión

.. ni de lo que soy capaz de hacer el trabajo en mi cabeza.

Alguien me puede ayudar a entender? Estoy bastante seguro de que es así por una buena razón :)

Answer 1

El divisor de R34 y R27 parece permitir que el actual límite de punto de ser una función de \$V_{\text{out}}\$. En baja \$V_{\text{out}}\$ U4B se perciben más cerca de la completa \$I_o\$. Como \$V_{\text{out}}\$ aumenta, la percepción de \$I_o\$ será reducido, lo que permite más \$I_o\$.

No he mirado todos los números para ver cuán grande es el efecto que esto sería. Esto podría ser parte de un foldback límite de corriente, aunque, sólo mirando, parece que no sería suficiente para que. También podría ser una manera de enfocar la pendiente de \$V_{\text{out}}\$ de reducción durante el límite de corriente. Tal vez la ganancia del lazo de corriente no es suficiente para mantener a \$I_o\$ constante durante el límite.

---

Un Vistazo más de Cerca a \$I_{\text{o-set}}\$

Buscando en la Actual Amplificador de Error, y el Voltaje de Salida de las secciones de la esquemático, una ecuación para U4B-inv como una función de Cref, \$I_o\$, y \$V_{\text{out}}\$ puede ser escrito.

\$V_{\text{U4B-inv}}\$ = \$\frac{\text{Cref } (\text{R2} (\text{R27}+\text{R34})+\text{R23} (\text{R27}+\text{R34})+\text{R27} \text{R34})+\text{R24} \left(-\text{R27} V_{\text{out}}+I_o \text{R2} (\text{R27}+\text{R34})\right)}{\text{R2} (\text{R27}+\text{R34})+\text{R23} (\text{R27}+\text{R34})+\text{R24} \text{R27}+\text{R24} \text{R34}+\text{R27} \text{R34}}\$

Cuando el bucle de corriente se convierte en activo, durante el actual constante de la regulación, y para un perfecto OpAmp, \$V_{\text{U4B-inv}}\$ = 0V. La ecuación se puede girar y escrito por el actual límite de punto de ajuste (\$I_{\text{o-set}}\$) como una función de Cref y \$V_{\text{out}}\$.

\$I_{\text{o-set}}\$ = \$\frac{\text{R24 } \text{R27 } V_{\text{out}}-\text{Cref } (\text{R2} (\text{R27}+\text{R34})+\text{R23} (\text{R27}+\text{R34})+\text{R27 } \text{R34})}{\text{R2 } \text{R24} (\text{R27}+\text{R34})}\$

\$I_{\text{o-set}}\$ relación a \$V_{\text{out}}\$ por R2=0.1 Ohm, R24=50kOhm, R27=1 Ohm, R34=500kOhm. \$I_{\text{o-set}}\$ será ajustado por \$V_{\text{out}}\$ a una tasa de \$20\mu A/V\$. Aquí está un gráfico para mostrar mejor lo que esto se parece a:

Valor para Cref fue -.29987, porque se dio bonito incluso números. Para un 15V cambio de \$V_{\text{out}}\$ resultados en un \$300\mu A\$ cambio de \$I_{\text{o-set}}\$. Puede no parecer mucho, pero es en el derecho de béisbol para corregir la ganancia de error en el bucle de corriente para mantener constante la actual regulación de la carga.

Parece que su segunda suposición era más cercano a derecha: Divisor R27, R34 es más probable que se utiliza para mejorar la actual constante de la regulación.

Una manera de comprobar sería a corto R27 y operar en modo de corriente constante. A continuación, se podía ver el error de regulación sin ningún tipo de corrección.

Answer 2

En el que se recurre divisores igual que generalmente se utilizan cuando una entrada no debe alcanzar Vcc. Muchos amplificadores de instrumentación tiene una entrada de tensión máxima que se especifica como ser no más grande que un cierto porcentaje de los rieles de potencia. Específicamente, si la entrada va a la plena Vcc en la polaridad, por lo general hay una gran probabilidad de que el chip no puede manejar la diferencia de potencial entre eso y el oponente de carril - esto es especialmente cierto cuando el chip está siendo utilizado con su máxima de suministro de riel de voltajes.

Edit: cierto que puede ser, me olvidaba de lo que estaba sucediendo aquí. (Lo siento, en un viaje por carretera.)

Este divisor inserta una garantía de desplazamiento de 0. La salida de control es probablemente construido para reconocer y responder a una pérdida de la entrada con algún tipo de alarma o de código en el caso de que i_sense se convierte en un verdadero cero, lo que indica una pérdida de señal. Sin mirar, yo diría que sería el resultado en la salida de simplemente ser apagado, por razones de seguridad.