La Determinación De Amplificador Operacional Voltaje De Offset

Question

Estoy diseñando dos de la etapa del amplificador operacional en la tecnología CMOS. Después de medir todos los transistores y preeliminary cheques quería determinar la entrada de voltaje de offset de mi circuito, y la navegación con muchas páginas, simillar preguntas, yo realmente no encontrar la respuesta que iba a hacer algo claro para mí.

Primero de todo, la mayoría de las respuestas en ese tema, supongo que por solamente con la aplicación de voltaje común a ambas entradas del Op-Amp de salida será 0, que es, básicamente, no la verdad, como siempre habrá algunos Comunes de la Tensión de Salida. Y esta Comunes de la Tensión de Salida ya está afectado por la Entrada de Voltaje de Offset.

Y aquí es donde yo soy incapaz de manejar este problema. Creo que la aplicación de cualquier divisor de resistencia etc no podía trabajar como cualquier resultado obtenido será inútil sin el conocimiento acerca de la común de la tensión de salida. Que parece como un círculo vicioso para mí.

Debo hacer especias .op para hacer el par de entrada de V_GS a ser igual, o hay una mejor manera de simular el valor de desplazamiento?

Answer 1

Al tratar con el mundo real op-amps son dos los principales parámetros de desplazamiento: error de desviación de entrada y salida de error de desfase. Generalmente, estos se combinan en un solo parámetro debido a que son difíciles o imposibles de separar en la práctica. Así, rara vez leído acerca de la salida de error de desfase, aunque es una verdadera métrica del diseño. En su lugar, de salida y de offset de entrada de los errores de desplazamiento se combinan en una característica, y es el llamado "error de desviación de entrada".

Cómo medir la desviación de entrada de error? (es decir, El total de la entrada y de la salida de los errores de desplazamiento como se explicó anteriormente.) La más fácil, la manera más práctica es configurar el op-amp como una unidad de ganancia de búfer ( conectar la salida de al menos de entrada). Aplicar un voltaje dentro del rango de modo común del amplificador operacional, a la positiva (es decir, no invertida) de entrada. La diferencia entre el que se aplica la prueba de voltaje y el voltaje de salida es prácticamente totalmente atribuible a la entrada de error de offset del amplificador.

Se puede conectar un DVM establece en su rango más bajo entre la salida y el NI de entrada y leer la entrada actual de voltaje de offset valor directamente, asumiendo que tienen una sensibilidad suficiente DVM. Variar la tensión de prueba a través de la entrada de modo común rango de encontrar el peor de los casos.

Yo no soy una ESPECIA chico, pero yo esperaría que usted puede hacer lo mismo en una ESPECIA de modelo.

Answer 2

El enfoque común para especificar el opamp del valor de desplazamiento es definir cuál debería ser el de entrada Vin valores cuando Vsal es igual a VDD/2. Por ejemplo, cuando VDD = 3.3 V, se desea que la salida es VDD/2 = 1.65 V para tener pleno apogeo de la señal de salida. Las tensiones de entrada son también a menudo igual a VDD/2. Por lo tanto, se establece Vin+ y Vin - 1.65 V y hacer .dc análisis donde Vin+ es barrido para encontrar su valor, de modo que Vsal es igual a 1.65 V.

Me sorprende, como usted dijo, usted no podía encontrar la respuesta a esa pregunta en los libros. La posición que tengo en la mano es https://payhip.com/b/5Srt y el desplazamiento problema se describe en, por desgracia, la versión de pago de la reserva, ch. 1.2:

Pero usted realmente debe ser capaz de encontrar en otros libros como Razavi o el Panadero, consulte: http://www.designers-guide.org/Books/.

El seguidor de voltaje (ganancia unitaria de búfer) de configuración está bien para probar el voltaje de offset, sino también de la siguiente testbench puede ser utilizado:

Como la última palabra, su diseño es fino. Se trata de una clásica 2-etapas de la clase de Un amplificador operacional. Se utiliza muy a menudo en analógico de diseño de IC. El valor de compensación puede definirse para cualquier amplificador operacional arquitectura simple o diferencial. Por su arquitectura, usted puede considerar la adición de cero anulación de resistencia (véase la Fig. 3.2 de https://payhip.com/b/5Srt. Haga clic en vista previa de botón que se encuentra en la versión gratuita) para lograr un mejor margen de fase.

Answer 3

Compensa el resultado de errores de escala en la fabricación de los Transistores, y la fabricación de variación no es una ESPECIA parámetro. Lo que puede hacer, es el uso de modelos de dispositivo con alguna variación aleatoria en el V de la tensión de umbral, y tal vez en la longitud del canal, para imitar la espera de las variaciones. No es fácil "valor de desplazamiento", sino más bien una variabilidad prevista en el desplazamiento dará lugar a una distribución de valores de la agrupación en torno a '0'; la variable importante es el ancho de la distribución (o, de algún cuadro que encierra la distribución y cuyas paredes laterales son "peores" especificaciones).

Esto requiere de algunas de las características de la fabricación de ser prueba en contra de sus modelos (cuando las desviaciones visto en artículos manufacturados coincidir con el modelo, su inserta al azar las variaciones son el derecho de magnitud). El más simple el enfoque es, entonces, a hacer un par de docenas de MOSFET de modelos, con la distribución de las desviaciones en el Quinto.

Un "normal" curva de campana es similar a las filas de una de Pascal Triángulo. Tome la quinta fila de Triángulo de Pascal: 1 , 5, 10, 10, 5, 1 , así 32 igualmente los modelos posibles, uno en Vth0= 1V -5d, de cinco en cinco 1V -3d, de diez a 1-1d, diez en 1+ 1d, cinco en 1+ 3d, y uno en 1 + 5d.

A continuación, ejecute de ESPECIAS para hacer un desplazamiento de la predicción con los cada transistor dado un modelo aleatorio de un conjunto de 32. Repetir que un par de cientos de veces, y mira que los desplazamientos ese resultado (tal vez usted puede tirar el más alto y el más bajo). Sólo tiene que conectar (+) entrada a GND, y el voltaje seguidor da el desplazamiento como de salida de voltaje DC.

Tal vez, también, puede variar sólo la entrada de sentido de los transistores, ya que aquellos que tienen el mayor efecto.

Answer 4

Me gustaría dar alguna información adicional para FiddOhm la respuesta que yo creo que es la más cercana a la respuesta que quería (que se aproxime a la entrada de voltaje de compensación a través de la unidad de ganancia de configuración).

La entrada de los desplazamientos debido a la no-cero de salida (o entrada no es igual a la tensión de salida cero-entradas) tiende a ser pequeño, como el DC-ganancia aumenta.

El factor más importante para la entrada-voltaje de offset es la coincidencia de la entrada de los transistores del par diferencial. Para encontrar el peor de los casos, usted puede encontrar a menudo las distribuciones en el transistor de parámetros en la hoja de datos del fabricante (distribuciones de los parámetros tales como \$L_{eff}\$, \$I_{ds}\$, \$V_{th}\$, etc.). Sin embargo, son generalmente una distribución a través de múltiples chips, no los errores entre los transistores cerca el uno del otro. Usted puede modelar este con (generalmente de muy malos) resultados por dar la entrada de dos transistores de diferentes W y/o L dependiendo de estas distribuciones.

En realidad, usted puede fácilmente hacer mejor que el peor de los casos, mediante la adhesión de diseño de reglas para combinar los transistores. Y esta es la razón por la que se pone difícil: de ella depende en gran medida del diseño. Especias siempre asumirá perfecto diseño. Normalmente, al menos aumentar el transistor tamaños (el efecto de \ $\pm10nm\$ \ $1\mu m\$ será relativamente mayor que en \$10\mu m\$). Más mejoras que se pueden realizar usando los mismos diseños, alternando los dedos, centroide de publicación, etc. Cada uno dando mejores resultados que el anterior.