¿Por qué hemos de reloj del Flip Flops?

Question

Estoy tratando de entender Chanclas Y Pestillos. Estoy leyendo de Lógica Digital libro de Morris Mano. Una cosa que yo no soy capaz de entender es por qué nosotros reloj flip-flops ?

Entiendo, ¿por qué necesitamos 'enable' cerrada o pestillos. Pero ¿cuál es el uso de un reloj ? Yo no soy capaz de entender esto. ¿Por qué no podemos permitir la necesaria flip-flops y darles entrada ? Como le cambio en la entrada, la salida cambia de estado. ¿Por qué tenemos que cambiar la salida con el aumento o la reducción del borde de reloj (en el caso de edge triggered chancletas)?

cualquier ayuda con respecto a esto es apreciado.

Answer 1

Una razón por la que el reloj flip flops, de modo que no hay ningún caos cuando las salidas de los flip flops son alimentados a través de algunas funciones lógicas y de vuelta a sus propias entradas.

Si un flip-flop de salida se utiliza para calcular su entrada, es necesario que nos han ordenado comportamiento: para evitar que el flip-flop del estado de cambios hasta la salida (y por tanto el de entrada) es estable.

Este reloj nos permite construir equipos, que son máquinas de estados: un estado actual, y calcular su próximo estado basado en el estado actual y algunos insumos.

Por ejemplo, supongamos que queremos construir una máquina que "calcula" un incremento de 4 bits, a contar desde 0000 a 1111, y luego se envuelve en torno a 0000 y sigue adelante. Podemos hacer esto mediante el uso de un 4 bits de registro (que es un banco de cuatro D flip-flops). La salida del registro es a través de una combinatoria lógica de la función que agrega 1 (un sumador de cuatro bits) para producir el valor incrementado. Este valor es entonces simplemente remitidos al registro. Ahora, cada vez que el borde de reloj llega, el registro va a aceptar el nuevo valor, que es una, además de su valor anterior. Hemos ordenado, predecible el comportamiento que los pasos a través de los números binarios sin ningún problema.

Reloj comportamientos son útiles en otras situaciones también. A veces un circuito tiene muchas entradas, que no se estabilizan en el mismo tiempo. Si la salida es en forma instantánea producida a partir de las entradas, entonces será caótico hasta que las entradas se estabilice. Si no queremos que los demás circuitos que dependen de la salida para ver el caos, hacemos el circuito de velocidad de reloj. Nos permiten una generosa cantidad de tiempo para que las entradas para resolver y, a continuación, nos indican que el circuito para aceptar los valores.

Reloj también es parte inherente de la semántica de algunos tipos de flip flops. Un D flip flop, no puede ser definida sin una entrada de reloj. Sin una entrada de reloj, se ignore su D entrada (inútil!), o simplemente copiar la entrada en todo momento (no un flip-flop!) Una RS flip-flop no tiene un reloj, pero utiliza dos entradas para controlar el estado que permite que las entradas se "auto sincronización": es decir, los insumos, así como los factores desencadenantes para el cambio de estado. Todos los flip flops necesidad alguna combinación de las entradas de programas que, en su estado, y alguna combinación de insumos que les permite mantener su estado. Si todas las combinaciones de entradas de trigger de programación, o si todas las combinaciones de insumos que se ignoran (estado se mantiene), que no es útil. Ahora, ¿qué es un reloj? Un reloj es un especial dedicado entrada que se distingue si las demás entradas son ignorados, o si se programa el dispositivo. Es útil tener esto como una entrada separada, en lugar de para ser codificados entre varias entradas.

Answer 2

Un aumento de borde de flip flop pueden concebirse como dos pestillos de la espalda, uno de los cuales está habilitado, poco después de la señal de reloj pasa a nivel bajo y permanece activada hasta que se va alto; la segunda está habilitado poco después de que el reloj va alto y permanece activada hasta que se va de baja. Tener un breve momento durante el cual ni flip flop está habilitado significa que la salida de un flip-flop puede ser de forma segura alimenta de nuevo a su entrada a través de la lógica combinatoria. Un cambio a la salida de un ciclo de reloj puede causar la entrada de cambiar, pero que de entrada el cambio no tendrá efecto hasta el siguiente ciclo de reloj.

Históricamente, solía ser bastante común para los dispositivos digitales de utilizar lo que se llama un "dos en fase de reloj", que había reloj dos cables que son altos para los intervalos no se solapan durante cada ciclo. Todos los seguros se dividen en dos grupos, con un reloj de control del primer grupo de los cierres y el otro reloj de control de la segunda; en la mayoría de los casos, las salidas de cada grupo sólo se utiliza para calcular las entradas de los otros. Cada ciclo de reloj se compone de uno o más pulsos en el primer reloj de, al menos, uno de los cuales debe cumplir mínimo de longitud especificaciones, y uno o más pulsos en el segundo (el mismo requisito). Una ventaja de este diseño es que puede ser muy tolerante de desfase de reloj, siempre que el tiempo muerto entre el reloj fases excede el sesgo del reloj cantidad. Dos desventajas de este tipo de diseños son los que requieren la ejecución de reloj dos cables por todo el lugar, y que para obtener la máxima velocidad generalmente se debe partición de la lógica en dos grupos y tratar de equilibrar los retardos de propagación entre ellos.

Un mayor enfoque "moderno" es que cada elemento de enganche (registro) recibir un solo reloj de alambre y esencialmente generar su propio interior no se solapan los relojes. Esto requiere que el máximo desfase de reloj no superar el mínimo tiempo de recorrido entre registros, pero las herramientas modernas de hacer posible el control de desfase de reloj más precisamente de lo que fue posible en décadas pasadas. Además, en muchos casos, de una sola fase de reloj hace que los diseños más simples, eliminando la necesidad de partición de la lógica en dos grupos.

Answer 3

Todos sabemos que el real digital circuitos va a contener una gran cantidad de puertas. Una señal puede tomar varios caminos para llegar a la última puerta que da a la salida. Una señal de toma cierta cantidad de tiempo para "propagar" en los diferentes caminos de llegar a la última puerta. El tiempo tomado para propagar no es el mismo en diferentes caminos. Esto nos lleva a lo que llamamos problemas. Que los fallos se producen ya que algunos trayectos son más cortos que otros, y cuando la señal llega a la última puerta antes de tomar la ruta más corta que sus efectos inmediatamente antes de que el resto de las señales en el camino largo, llegar a la puerta. La salida que esto se traduce en momentáneamente está mal y puede ser peligroso en un circuito digital que lleva a la propagación de errores.

Ahora vengo a por qué necesitamos un reloj. Un reloj esencialmente "sincroniza" el circuito a una sola señal externa. Piense en ello como un latido que el circuito sintonizado, como la música. Las cosas suceden en sintonía con este reloj, sin reloj = circuito está deshabilitado. Mediante el uso de reloj, nos aseguramos de que las diferentes partes del circuito de trabajar en armonía al mismo tiempo. De esta manera el comportamiento del circuito es más predecible. También es menos afectada por los cambios en el retardo de propagación por la temperatura y la fabricación de variación. Esto cubre el reloj.

Flip flops son tales digital elementos de circuito que tomar una acción (cambio de su salida en respuesta a una entrada en su puerto de entrada) cuando un "BORDE de RELOJ" se produce. Borde de reloj es cuando la señal de reloj pasa de 0 a 1 o de 1 a 0. Acaba de dibujar un reloj de onda y usted sabrá a qué me refiero. Hay otro grupo de elementos llamados pestillos, la salida de los cierres de cambio para reflejar la entrada cuando una cierta señal de control está en un determinado NIVEL de lógica y no espere a que los bordes, esta señal de control se denomina HABILITAR en pestillos. Pestillos puede trabajar cuando se habilite es 1 y el cambio de su salida o cuando se habilite es 0. Depende del tipo de pestillo. En contraste Flips flops en realidad hacer algo sólo cuando son alimentados por un flanco de reloj. Tenga en cuenta que esta diferencia entre los latches y flip flops, y recuerde que los pestillos están conectados juntos para crear un flip flop tal de que la opción habilitar sólo hace que el flip-flop a hacer algo cuando un borde de reloj se produce. En este caso el nombre de la señal de Reloj, y su más sentido así. El reloj de los seres humanos va tick tick tick, el flip flop hace algo sólo en las garrapatas y NADA entre las garrapatas.

Si todavía no está claro que el beneficio será por ver el nptelhrd conferencia en youtube del Instituto Indio de Tecnología en los Circuitos Digitales.

Answer 4

Hay cosas tales como contadores asíncronos. He aquí uno: -

También se conoce como una onda contador porque cuando un impulso de entrada llega a la entrada (el cambio de estado de 1 de flip-flop), que el cambio de estado se da un período de tiempo limitado para ondulación thru para el resto de los flip-flops. Durante ese pequeño pero finito longitud de tiempo de las salidas ABCD tendrá un impredecible transitoria valor hasta el final de flip-flop se ha asentado.

Si las salidas ABCD fueron todos los de la fed a través de flip-flops D y alcanzó juntos, algún tiempo después de la liquidación del período, este "mejor" versión de ABCD nunca "mostrar" este comportamiento transitorio.

Para evitar este ingenieros a veces el uso de synchrounous reloj de circuitos. Lo siento, la entrada es de la izquierda en esto y Q0 a Q3 mapa para ABC y D en el diagrama anterior: -

Es un poco más complejo, pero es más rápido y tiene menos piezas que en comparación con un contador asincrónico con un montón de D tipos de salidas.

Answer 5

Debido a su fácil diseño síncrono de sistemas (sistema de sincronización significa cualquier colección de la lógica combinatoria y en la velocidad de reloj del flip-flops) de los sistemas asincrónicos y sincrónicos sistemas son más fiables. Sin embargo, asincrónica estado de diseño de la máquina es digno de estudio porque puede calcular una salida mucho más rápido y con menor potencia de un sistema de sincronización.