Ubicación de los condensadores de alimentación del chip FT232R

Question

Aquí hice una pregunta por qué tener los condensadores:

Chip FT232R y condensador

Pero ahora surge el problema de su correcta configuración, es decir, ¿cómo incluir el extracto en la parte inferior de la imagen en todo el circuito? También tengo una pregunta fundamental aquí. ¿No es así que cuando conecto los condensadores de forma paralela podría simplemente utilizar 1 condensador equivalente con Ceq = C1 + C2 + C3? Por lo tanto, en mi caso tendría sólo 1 condensador con C = 10nF + 100nF + 4,7uF =~ 4,8 uF. Además, ¿por qué los condensadores de 10nF y 4.7uF están polarizados y el de 100nF no? He leído que es más bien un requisito tecnológico que los condensadores más grandes ~1uF+ tengan que estar polarizados. ¿Por qué entonces 10nF está polarizado? Gracias.

La imagen es de http://www.ftdichip.com/Support/Documents/DataSheets/ICs/DS_FT232R.pdf

Answer 1

Los distintos tamaños, estilos y valores de los condensadores mostrados se seleccionan por las ventajas de cada tipo.

Normalmente, el condensador no polarizado más pequeño tendrá un mejor rendimiento a altas frecuencias.

Los condensadores de mayor valor que están polarizados tendrán capacidad para trabajar a menor frecuencia y suavizar mayores flujos de corriente a esas frecuencias.

Ten en cuenta también que un condensador está aislado de los otros a través de un cordón de ferrita, por lo que no es posible una combinación directa de todos modos.

Así que como puedes ver hay una desventaja para combinar todos los valores a un solo condensador.

Answer 2

Aquí hay varias preguntas que empiezan a responder a su pregunta, por ejemplo Colocación de los condensadores de desacoplamiento

Fundamentalmente, los condensadores no son perfectos. Cada valor funcionará de forma más eficaz para filtrar alguna banda de frecuencia de ruido, y mitigar la inductancia de la fuente de alimentación y las pistas.

Esencialmente, están tratando de proporcionar energía a un chip que necesita energía muy rápidamente de una fuente de alimentación que no puede responder con la suficiente rapidez, conectada a través de cables que se resisten (a través de la inductancia) a cambiar la energía que suministran.

Dado que los condensadores suministran energía de forma muy local, en lugar de pasar por los cables (también conocidos como pistas de cobre de la placa de circuito impreso), reducen la cantidad de ruido eléctrico emitido por los "cables". El efecto de esto es que las radios, por ejemplo las de los teléfonos móviles, funcionan cerca de la electrónica.

Los condensadores, especialmente los de 100nF, deben montarse lo más cerca posible del chip. Además, suponiendo que se está haciendo una placa de circuito impreso, hay que tratar de mantener las pistas de alimentación y tierra tan "anchas" y cortas como sea posible para reducir la resistencia y la inductancia.

Answer 3

¿Podría utilizar simplemente 1 condensador equivalente con Ceq = C1 + C2 + C3?

No, no se puede hacer eso aquí. Las diferentes cápsulas tienen diferentes frecuencias de resonancia/esquina. Está bien sumarlos cuando se hace, por ejemplo, un filtro masivo para una fuente de alimentación (por ejemplo, usar dos 2200uF en paralelo) o los tapones de reserva masivos para una placa (digamos varios 220uF repartidos por la placa, normalmente en diagonal). Pero no se pueden "sumar" 100nF + 4,7uF en un carril de alimentación. Estos dos sirven para propósitos diferentes. El más grande (uF) se convierte en un inductor a alta frecuencia debido a las parásitas. Por eso se necesita el más pequeño (nF) en una tecnología diferente. Nota de aplicación de Analog MT-101 discute esto en detalle. Se trata de los opamps, pero se aplica a los carriles de alimentación de la mayoría de los chips. TI tiene una nota de aplicación similar SLOA069 Aquí está un gráfico ilustrativo de la misma (pero esto es sólo la idea general con respecto a los efectos de los parásitos):

Cypress tiene una nota AN1032 para las velocidades más altas utilizadas en la comunicación de datos. Incluso si se utiliza la misma tecnología para los tapones, esto es lo que ocurre en el cálculo frente a la realidad cuando se ponen en paralelo:

Por eso es una buena idea utilizar (al menos como inicio/prototipo) los valores recomendados en la hoja de datos para un chip concreto. Es de esperar que el fabricante del CI haya probado el efecto de la combinación que recomienda en el chip real antes de ponerlo en la hoja de datos.

Ahora, por una cuestión de practicidad, he combinado/sumado los valores de los eletrolyticos para los componentes cercanos, por ejemplo usé un eletrolytico de 22uF en vez de dos de 10uF para los opamps cercanos (lo que ahorra un poco de espacio en la placa). Pero dejé las cerámicas separadas para cada opamp. No soy un diseñador experimentado y no hice cálculos sofisticados... y me salí con la mía. No sé cómo los ingenieros más sofisticados resuelven este tipo de problema, es decir, la combinación de redes de tapones. Probablemente sea difícil dadas todas las variables, incluidas las parásitas.