Qué tal comparador analógico de entrada de la instalación?

Question

Mi comprensión de un comparador analógico es que usted tiene un de referencia fijo el voltaje aplicado a una entrada y una señal de CA a la otra entrada, cuando la señal de voltaje > tensión de referencia, la salida del comparador será lógico alto, el más bajo en lógica.

Yo estaba buscando en la etapa de entrada de uno de los MCU analógicas de los comparadores. Señal aplicada en AIN0, la referencia que se aplica en AIN1, pin5 alterna entre Vcc y 0 para cambiar AIN1 +- ~0.04 V.

Pero lo que no entiendo es que tiene un resistor de 100k (R2), conectando a ambas entradas. ¿Cuál es el propósito de eso? No se que hacer la referencia varían así?

Cualquier sugerencia se agradece enormemente, gracias.

Answer 1

La unión de R3 y R4 pueden ser (debe ser) considerada como la producción de un fijo DC voltaje de Vcc/2. C2 suaviza cualquier onda AC en esta tensión mantenerlo libre de variaciones inyectado por la señal de entrada a través de la resistencia de 100 k (R2).

Pero lo que no entiendo es que tiene un resistor de 100k (R2) conexión de ambas entradas. ¿Cuál es el propósito de eso?

No, R2 sólo se necesita el Vcc/2 sesgo y que aplica DC nivel para el pin 7 para aproximadamente el centro de pin 7 en la parte media de la gama de la comparador de entrada.

R5 también a las parejas Vcc/2 a pin 6 por lo tanto la polarización de las pin 6 a Vcc/2, PERO el pin 5 se puede modificar el sesgo de punto a través de la 1 Mohms resistencia R6.

No sé si el circuito se utiliza o para qué, pero parece algún tipo de decodificador de datos donde los datos desconocidos entra como "señal de entrada" y el pin 5 (posiblemente en una alta frecuencia de alternancia de ritmo) para ajustar el comparador de punto de activación.

Si usted puede proporcionar más detalles, a continuación, estoy feliz de llenar otros vacíos.

Answer 2

R3 y R4 (gracias por dar designaciones) proporcionar a mediados de suministro de punto de referencia. Con 2 x 10k resistencias de la impedancia de la fuente es de 5k.

AIN0 no tiene camino de DC a tierra debido a que el condensador. Necesitamos un sesgo de este a mediados de suministro para que la CA entrante señal de oscilaciones alrededor de mediados de suministro. El 100k R2 proporciona el sesgo. C2 contiene la referencia constante y evita que estar alterado significativamente por la AC en el extremo superior de R2. Con 100k y 10u la RC constante de tiempo de 1 s por lo que tendría que comparar esto con la espera de la señal de entrada para ver si esto va a ser un problema. (Es de suponer que el diseñador ha hecho este trabajo y que no es un problema).

---

Una pregunta que pensé, ¿por qué CA par de la señal y, a continuación, DC pareja, suponiendo que la señal del pk-pk es ~Vcc (sé que no he mencionado esto en la pregunta, pero en tal caso habría que hacer CA de acoplamiento redundante?

El acoplamiento CA elimina cualquier componente DC y permite el acoplamiento de la señal que se hace referencia a la mitad de la oferta-y que ahora se puede ir positivos y negativos con respecto a eso. Esto significa que puede aceptar una señal que oscila alrededor de cero voltios, o un negativo o positivo de la tensión.