Tapa de desacoplamiento: ¿Más cerca del chip pero con vía o más lejos sin vía?

Question

Esta puede ser "otra" pregunta sobre el desacoplamiento, pero la pregunta es bastante precisa y no puedo encontrar una respuesta.

Tengo un QFN de 40 pines donde tengo que desplegar señales y luego colocar decenas de tapas de desacoplamiento. Para empeorar las cosas, el IC se asienta en un enchufe que ocupa 8 veces el área del QFN (5mmx5mm). (El enchufe ocupa mucha área pero hace no agregan importantes parásitos; está clasificado hasta 75 GHz). En la misma capa no puedo colocar componentes dentro de un radio de ~7mm. La parte trasera también está restringida debido a los agujeros de montaje del enchufe, pero al menos puedo usar una parte de la parte trasera. Pero necesitaría vía abajo para eso. Sin embargo, podría colocar el 50% de los condensadores en la paleta de tierra térmica que también he creado debajo del chip en la parte trasera.

He leído muchas veces que no debería haber una vía entre la tapa de acoplamiento y el pasador. ¿Pero qué es peor? ¿Vía o cable más largo?

En términos de inductancia, un rastro de 7 mm sería alrededor de 5-7nH ( http://chemandy.com/calculators/flat-wire-inductor-calculator.htm ). Un agujero de 22 milímetros de diámetro/10 milímetros está muy por debajo de 1nH ( http://referencedesigner.com/rfcal/cal_13.php ).

Answer 1

No te preocupes demasiado por minimizar esa inductancia. Eso no siempre se traduce en distancia. Si yo fuera tú tomaría medidas para minimizar todas las contribuciones a la inductancia de la ruta total entre el pin y el capuchón. No mencionas a qué velocidad corre tu chip pero sí dices que está en un QFN. Sólo lo digo porque a veces nos obsesionamos con la adición de desacoplamiento cuando el paquete mismo es una limitación.

Entonces, ¿qué tan loco quieres volverte? Minimicemos cada sección. Empezando por las tapas, podrías elegir un paquete de inductancia más bajo, por ejemplo un 306 (603 girado de lado), 201s si puedes obtener tus valores, tapas MLCC, o hay una variante X2Y hecha para desacoplamiento y tierra RF.

A continuación, la estrategia de montaje, si una vía es buena, ¿por qué no dos? Más vías paralelas deberían ser de menor impedancia. Si se hace el estilo 0306, o 201, asegúrate de hacer el truco de la vía al lado, de nuevo tratando de minimizar el área del bucle.

Bien, ahora digo que las pongas en la parte superior. Haz que parte de tu capa superior sea una inundación de cobre para el lado de la energía. Luego, en la siguiente capa, 5 millones o menos por debajo de la superior hacen ese GND. Utiliza múltiples vías GND en los pines de los enchufes. Esto te dará un buen camino de baja impedancia desde las capas superiores hasta esos pines. Una vez hice un análisis de la sección HS de una FPGA. Una bonita estructura plana y ajustada y tapas como las que describí superaban a los condensadores directamente debajo de las partes usando múltiples vías.

Finalmente, si quieres sentirte mejor, puedes hacer una simulación o un análisis. Hay un montón de temas escritos sobre el diseño de PDN por ahí. Si no tienes un simulador, mira el sitio web gratuito de Altera. Herramienta de Excel de PDN . La guía de diseño tiene una información muy buena.

He usado esos enchufes antes de que sean bastante bonitos, y también me he preocupado de dónde poner los tapones.

Answer 2

Yo diría que la solución de la vía es la mejor. Sin embargo, como estás usando un enchufe espero que el enchufe dicte (deteriore) el rendimiento general (inductancia a un condensador de desacoplamiento) que al final probablemente no importa lo que hagas. La vía o el rastro largo.

Pero si la solución de la vía es aceptable (también en lo que respecta a las cuestiones térmicas) entonces yo elegiría eso.

Si el espacio está disponible también podrías colocar las almohadillas en ambos lugares y luego más tarde decidir o medir qué solución es mejor.