En un estudio sobre la radiación de los FPGAs me encontré con esta frase:
"Otro motivo de preocupación con respecto a dispositivos Virtex es la mitad de los pestillos. La mitad los pestillos se utilizan a veces dentro de estos dispositivos internos constantes, ya que es más eficiente que el uso de la lógica".
Nunca he escuchado acerca de un FPGA dispositivo primitivo llamado "la mitad de latch". Tal y como yo lo entiendo, suena como un mecanismo oculto a la "fuente" de un constante '0' o '1' en el backend de herramientas de... ¿Alguien puede explicar qué es exactamente una mitad "latch", especialmente en el contexto de los FPGAs, y cómo pueden ser utilizadas para guardar la lógica?
EDIT: El papel eran encontré esta fue Una Comparación de la Radiación Duro y la Radiación Tolerante FPGAs para Aplicaciones espaciales