17 votos

¿Por qué no ICs incluyen condensadores de bypass?

Soy un novato en electrónica, así que aparte de la obvia de tamaño físico de los problemas puede ser una razón clara de por qué esto es una pregunta tonta, pero si la regla general es utilizar un capacitor de desacoplo para todos los ICs en un consejo, ¿por qué no construir condensadores de derecho en los componentes? Hay una razón por la que este nunca se convirtió en una característica estándar?

Por supuesto, hay un problema de tamaño en pequeñas ICs (especialmente chips SMD y similares), pero en una gran cantidad de aplicaciones altura vertical no parece ser un problema y que permitiría simplificar los circuitos y las Listas de materiales, etc.

21voto

Nick Alexeev Puntos 20994

El bypass capacitancias en el orden de 0.1 uF son demasiado grandes para el silicio de los procesos utilizados para la creación de ICs. Metal-óxido-semiconductor (MOS) las estructuras se utilizan para crear los condensadores en el interior de la ICs. Estas estructuras se crean de la capacitancia con la densidad de población en el orden de 100pF/mm2.

leer más:
El capítulo sobre condensadores MOS
Pregunta Similar en la Investigación de la Puerta, si usted tiene una cuenta allí

21voto

George Puntos 487

La última vez que tuve una cita para añadir condensadores o resistencias a un chip fue de alrededor de $0,01 por la parte a ser plus añadido el coste de la pieza. Partes, como dice un Intel/Atera/Xilinx FPGA, o un procesador suelen tener condensadores de desacoplamiento construido en y, a continuación, también requieren de cierto en la PCB así. Es una cuestión compleja que depende de la parte y de la aplicación.

Si usted está haciendo una $1.00 microcontroller and you've added $0.10 valor de los condensadores que se va a poner a un precio desventaja en la mesa de negociación (a pesar de su competidor necesidad de $0.10 de las piezas en el tablero!). Además, hay un constante empuje ahora para los más pequeños y los paquetes más pequeños. La adición de grandes 0201 01005 partes no está ayudando. Luego también la adición de las partes se presta a los paquetes que tienen un sustrato de la junta. Muchos de los hoteles de piezas pequeñas son el uso de leadframes con ninguna buena manera de soldadura de piezas. Algunas partes están ahora entrando en CSP empaque, el cual es básicamente el morir. No hay lugar para los externos disociación tapas (más sobre esto más adelante).

La otra cosa es su parte puede que no lo necesita, pero a veces se va. La conexión entre la matriz y la junta podría ser muchas cosas, un lazo de alambre a un sustrato, flip chip al sustrato, leadframe, etc. Esta ruta tiene una impedancia (e inductancia) que se resiste a morir su deseo de tirar de corriente a través de él. Cuando eres un gran poder de succión con el chip de corriente de alta frecuencia demandas, como la de un FPGA o CPU usted no puede ser capaz de tirar de la clase de corriente desee, sin la significativa caída de tensión. La colocación de condensadores en el sustrato y evitando que la impedancia es más acerca de la robusta funcionalidad en sus frecuencias de funcionamiento que es acerca de la conveniencia para el diseñador de pcb.

Finalmente chips de hacer que en realidad son capacitancia de derivación a la derecha en el morir. Un montón de cosas que no iba a funcionar si no lo hemos hecho. Ahora, esas estructuras son pequeñas, por supuesto, y no el de 1 uf que se puede obtener con una parte diferenciada. Sin embargo, todos ellos trabajan juntos para proporcionar un voltaje estable donde lo que importa en el circuito real en el morir. Su morir capacitancia es la primera línea de defensa, seguido por el paquete, seguido de su tablero del pwb. Pero usted puede ver que en el momento de llegar a la junta ya ha pasado por un poco de impedancia, por lo que su de 1 uf 0402 puede no ser lo suficientemente eficaz como para que la velocidad de bits de la lógica. Así, entonces usted necesita algunos mueren de capacitancia tal vez, pero, oh, tal vez usted no puede conseguir suficiente sin la voladura de la zona (y por lo tanto el costo) para, a continuación, empezar a pensar en poner en algún paquete de tapas. Entonces usted comienza a obsesionarse con el de bajar el paquete de impedancia (inductancia de nuevo) así que tal vez usted no necesita tantos en morir partes...

Larga historia corta es una solución de compromiso que, como todo lo que hacemos.

11voto

Spehro Pefhany Puntos 90994

Es posible hacer esto en piezas costosas como el escritorio Cpu (y donde hay beneficios reales en el desempeño) y el Estrato 3 el reloj de los módulos, pero el costo de incluir condensadores MLCC en paquetes de IC es algo que muy pocos fabricantes se paga. Hay poco mercado de los no-SMD piezas que no son de alta potencia y no tiene un número increíble de contactos.

Los condensadores de valor apropiado no puede ser prácticamente realizados como parte de la IC chip, por lo que tendría que ser extra bits. Ver a Nick de la respuesta a por qué esto es generalmente poco práctico.

De vuelta en la época Paleolítica de calibrado DIP partes, había sockets ofrece con MLCC tapas de entre los habituales de la esquina pines de alimentación, pero no creo que ellos fueron muy exitosos en el mercado.

10voto

NuSkooler Puntos 2679

He hecho ICs donde el onchip la interferencia entre los diferentes frecuencias (2.6 MHz, 13MHz, a 2.400 MHz) que se necesita para ser -100dBc.

He conseguido que, el primer paso, mediante la colocación de 10pF MIM metal-aislante-metal condensadores en el final de cada fila de la FracN sintetizador de frecuencias de la lógica. Y se coloca un 100 Ohm onchip de resistencia entre la lógica y la VDD pin. Y mecánicamente diseñado los condensadores de alta auto-amortiguación.

2.6 MHz estimular fue -105dBc, el más bajo, el "cliente" había visto jamás.

Además, en un 23/24 prescaler, teniendo mi control sobre cómo el conjunto de pines que se utilizaron, me he dedicado 3 conjuntos de VDD/GND para que prescaler, y logró loadpull externas de la VCO de 120dBc. Mientras que el "por favor Podemos reutilizar este 16/17 prescalar? Confiamos en él." tener sólo 1 conjunto de VDD/GND pines, fue terriblemente mal en la carga-pull (-90dBc, de vago recuerdo).

Fundamentalmente, en la colocación de sistemas en chip, si desea controlado bajo falsos, usted necesita para planificar y pensar.

Me dijeron que, después de que el primer paso-el éxito en el cumplimiento de todas las especificaciones medibles, que obviamente el chip fue muy fácil. Porque era el primer paso de éxito. Yo simplemente miraba el director de alto nivel (no en mi estructura de mando) y dijo: "Usted nunca va a saber cuántas horas pasé de pensar y de modelado y la redacción de formas para lograr el aislamiento."

i-Ciencias.com

I-Ciencias es una comunidad de estudiantes y amantes de la ciencia en la que puedes resolver tus problemas y dudas.
Puedes consultar las preguntas de otros usuarios, hacer tus propias preguntas o resolver las de los demás.

Powered by:

X