registros de desplazamiento: diferencias entre el paralelo estándar-en serie-salida de los ICs

Question

Debo estar ciego... estoy tratando de decidir cuál de los '165, '166, y '597 registros de desplazamiento es apropiado/inapropiado para un SPI de entrada registro de desplazamiento. Todos son de 8 bits en paralelo.

• HC165: http://www.nxp.com/documents/data_sheet/74HC_HCT165.pdf
• HC166: http://www.nxp.com/documents/data_sheet/74HC_HCT166pdf
• HC597: http://www.nxp.com/documents/data_sheet/74HC_HCT597_CNV.pdf

Parece que el HC165 tiene un enganche asincrónica de entrada de carga (carga paralela disparado por un pulso), la HC166 tiene una velocidad de reloj síncrono de entrada de carga (carga paralela activadas por el mismo borde de reloj como la serie de turno, cuando la carga habilitar se afirma), y el 597 tiene un conjunto independiente de la carga de los registros.

Nadie puede añadir nada a las diferencias, o sugerir que podría ser el más apropiado para el SPI? (mi instinto es el HC165, con el paralelo de la carga provocada por el invertida SPI CS línea, y también tengo que añadir un 1-puerta tristate controlador para el MOSI señal)

Answer 1

El 74xx165 es el más típico de la elección. El 74HC597 es sólo mejor si va a ser necesario para el muestreo de la entrada durante un byte de transición (y, a continuación, hacer que la muestra disponible para la siguiente transmisión). Debido a que el frente de borde de cierre es el aumento de borde sensible, pero el paralelo de la carga de seguro es de nivel sensible, no suele haber ninguna buena señal en cualquier lugar del reloj el paralelo de la carga pestillo. La parte sería mucho más agradable si cualquiera de los dos pestillos de grado-sensible, pero de lo contrario el front-end del pestillo es más probable que sea una molestia que servir a ningún propósito funcional.

Por CIERTO, el parecido de los problemas de temporización de existir con el integrado 74hc595 del asincrónica claro. Si el paralelo pasador de carga eran de nivel sensible, uno podría de forma asincrónica de la unidad de la clara pin y el paralelo de la carga, a fin de obligar a todas las salidas a un estado conocido. Por desgracia, el edge-triggered paralelo-pasador de carga se pone en el camino de un diseño; uno podría de forma asincrónica de la unidad de la clara pin, pero uno tendría que luego en coche del paralelo de carga pin algún tiempo después de la clara señal de que se había registrado.

Answer 2

Motorola, que inventó el SPI, se diseñó el integrado 74hc595 y la 74HC597 (que habría sido de LS partes,) a ser SPI-compatible. Los originales de las hojas de datos de ellos había los pines identificado con el estándar SPI nombres de señal, pero esto parece haber cambiado con los años. El 74HC597 tiene un adicional no SPI pin que carga los datos de las entradas del registro de desplazamiento. He usado el integrado 74hc595 con un puerto SPI en un MCU, pero no la 74HC597.

He oído que el 74HC165 no es totalmente SPI-compatibles debido a que la salida permanece activa cuando el dispositivo está deshabilitado, en lugar de ser tri-dijo, y hay uno o dos otras diferencias.