circuitos secuenciales; flip-flop SR cronometrado

Question

Estoy aprendiendo sobre la lógica secuencial y me pregunto sobre el comportamiento de una chancleta SR cronometrada.

Si R=S=0, entonces las puertas Y evalúan a 0. En ese caso, y si las entradas recurrentes de las puertas NOR son inicialmente 0, entonces ambas evalúan a 1. Pero entonces las entradas recurrentes cambiarán la salida de las puertas NOR a 0, lo que causará que las puertas NOR vuelvan a dar 1, y así sucesivamente. Dada la velocidad de la electricidad, ¿no acabaría con muchas oscilaciones de la salida de este circuito en el espacio de un tic-tac de medio reloj? Si lo que pienso tiene sentido, ¿significa eso que tal caso debe ser evitado inicializando el circuito?

Answer 1

En primer lugar, personalmente me referiría al circuito que muestras como un flip-flop set-reset con enable, también llamado latch. Reservo las palabras registro y reloj para un elemento de memoria de dos etapas activado por flancos.

La situación de inestabilidad que has esbozado existe y se llama metastabilidad. Ocurre cuando las dos entradas del flip-flop set-rest eran 1, y ambos cambiados a 0 al mismo tiempo . Esto provoca un periodo de tiempo en el que las salidas pueden mostrar un comportamiento extraño, como la oscilación o valores a medio camino entre 0 y 1. Finalmente, el flip-flop se asentará en una situación estable, con una salida 1 y la otra 0. Este periodo metaestable es corto, pero creo que su duración sigue alguna distribución estadística, por lo que tiene una probabilidad no nula (pero muy pequeña) de extenderse a cualquier longitud.

Los chips actuales suelen ser síncronos internamente, lo que evita el problema de la metaestabilidad. Todavía puede ocurrir en los bordes (entradas externas), donde suele eliminarse (con una probabilidad muy alta) con dos etapas de flip-flop en serie, donde la segunda se habilita sólo después de que el período metaestable de la primera haya terminado (muy probablemente).

Answer 2

Escenario 1:

Supongamos que las salidas de AMBAS compuertas And son cero. Y también supongamos que /Q =0. La puerta Nor superior tendrá entonces entradas de (0,0) -> NOR(0,0) = 1 = Q. Siendo la salida Q 1, la puerta NOR inferior tiene entradas de (1,0) -> NOR(1,0) = 0 = /Q que definimos antes.

Escenario 0: [ ;) ]

Sigamos suponiendo que las salidas de AMBAS compuertas And son cero. Y también supongamos que /Q =1. La puerta Nor superior tendrá entonces entradas de (0,1) -> NOR(0,1) = 0 = Q. Con la salida Q siendo 0 la puerta NOR inferior tiene entradas de (0,0) -> NOR(0,0) = 1 = /Q que definimos antes.

Así que no hay oscilación, y el valor se mantiene, la situación que describes, llamada metaestabilidad, no puede existir como la describes a menos que la impongas deliberadamente afirmando ambas entradas A y B. Una de las puertas NOR ganará, simplemente por la variación estadística. Al encender, existe el mismo caso, básicamente aparece en un estado desconocido. Una de esas puertas NOR será un poco más rápida que la otra.

En resumen, lo que describes sólo puede ocurrir en un caso muy abstracto e ideal.