Título casi lo dice todo. Pero la mayoría de IC, microcontroladores, etc. ¿Cómo cuando un ciclo de reloj comienza una transición hacia abajo o hacia arriba de la fuente de reloj?
Respuestas
¿Demasiados anuncios?
Spehro Pefhany
Puntos
90994
En general no "saber" cuando el reloj de la línea se inicia una transición - el efecto tiene lugar en algún lugar en el medio entre válido 1 y 0, de los estados.
El más simple circuito que comienza con las puertas y se ilustra el efecto de un borde de reloj (en lugar de un nivel) es, probablemente, la de maestro-esclavo de flip-flop. El diagrama a continuación está tomado de aquí, y me gustaría han demostrado que el reloj de entrada como invertida (porque es un negativo-edge-triggered JK flip-flop).
Consta de dos RS (nivel se activa) pestillos con algunas puertas.
El maestro está bloqueada a partir de los cambios en el instante en que el reloj pasa a nivel bajo, y el estado actual de el maestro está aprobado para el esclavo, y también en el flanco de bajada del reloj. Así se puede considerar que las entradas J y K como habiendo sido "muestreado" en el que cae del borde de reloj. Si se le da a los estados en las entradas J y K están presentes ligeramente antes de que el borde de reloj (tiempo de preparación) y poco después (tiempo de retención) que va a definir el estado de la salida una vez que el reloj ha llegado a bajo nivel y las cosas se han asentado.
Tenga en cuenta que el borde de reloj es necesario para la transición de las "no mans" de la tierra" entre el 1 y el 0 con bastante rapidez cuando las salidas Q y /Q son parte de la lógica de la ecuación J y K, ya que no debe cambiar durante el reloj de la transición (y debe permanecer válida por un corto tiempo). Lo que usted compra este tiempo es el retardo de propagación de las puertas. Esta es la razón de reloj máxima de subida/bajada, las especificaciones de tiempo - fast puertas requieren más nítidas señales de reloj. Si el reloj de entrada no está garantizada para ser un buen afilado de forma de onda, un disparador de Schmitt o simplemente un montón de ganancia puede limpiar.
Mediante la comparación de la señal en dos puntos de tiempo.
Dado que el real gates tiene un no-cero en el tiempo de propagación, este muestra una simplificación de tales:
simular este circuito – Esquema creado mediante CircuitLab
En estado de reposo, es baja y, por tanto, la salida del inversor es alta. Esto se traduce en una baja en la SALIDA. Cuando EN interruptores de alta, el alto alcanza tanto el inversor y la compuerta y dentro de picosegundos de cada uno de los otros. El inversor es todavía la salida de alta en este momento, por lo que el e interruptores de compuerta a la salida de alta. El tiempo de propagación del inversor transcurre y su salida de los interruptores de baja. Esto se propaga a la puerta y, que, a continuación, interruptores de baja. Esta baja-alta-baja de la transición a CABO indica que se ha detectado un borde de ataque.
