¿Quiero saber cuál es la diferencia entre el JTAG y EJTAG? Que saber sobre JTAG ya que es una herramienta de hardware utilizada para examinar la memoria y registros. Corregirme si me equivoco.
Respuesta
¿Demasiados anuncios?
El JTAG es más que el examen de la memoria y de los registros, consulte EEVBlog 499 - ¿Qué es el JTAG y Boundary Scan?
[JTAG] fue inicialmente ideado por ingenieros electrónicos para las pruebas de placas de circuito impreso utilizando boundary scan ... [y] es también ampliamente utilizado para la IC puertos de depuración. En el procesador empotrado en el mercado, prácticamente todos los procesadores modernos implementar JTAG cuando tienen suficiente pines. Sistemas integrados de desarrollo se basa en los depuradores de comunicación con los chips con JTAG para realizar operaciones como único paso a paso y breakpointing.
EJTAG es un MIPS extensión de JTAG
EJTAG Re-Utiliza IEEE JTAG Boundary Scan Pines Básicas de Depuración de la Interfaz Para mantener en el chip de costos bajos, y para minimizar cualquier destino de la carga del sistema, el MIPS EJTAG utiliza ampliamente utilizado IEEE JTAG pines para sus funciones de depuración. El uso especial de depuración de circuitos en el chip, el EJTAG proporciona control de ejecución, los breakpoints en tanto los datos como las instrucciones que, en tiempo real Contador de Programa de seguimiento. Además, algunos concesionarios pueden añadir características adicionales cuando se desee. Tales características podría incluir complejo breakpoints y la ejecución de perfiles de características.
En el chip de depuración proporciona algunas herramientas nuevas para la depuración incrustado Cpu que evitar las limitaciones de hardware tradicional de herramientas de depuración. Por ejemplo, no es posible el uso de un analizador lógico para el seguimiento de las operaciones que tienen lugar entre la CPU y el chip de datos y la instrucción almacena en caché. Pero, en el chip EJTAG seguimiento de estas operaciones. Además, el uso En Circuito Emuladores con sistemas de alta velocidad es a menudo problemático, ya que afectan el bus de las características de carga del sistema y puede inducir la "herramienta" relacionados con errores en el sistema. Además, rara vez están disponibles para los-de-un-una especie de sistema-en-un-chip. Por último, algunas de las soluciones que requieren un especial lazo de salida de fichas que proporcionan un control adicional de las señales y de los buses. Pero, esto es adicional diseño de sobrecarga en el chip y el diseño de la placa y se añade más precioso tiempo de ciclo del producto. EJTAG obtiene los mismos resultados sin el tiempo adicional y el costo.
