¿Cómo es posible que el reverso transferir capacidad de este FET es tan baja?

Question

Un FET tiene capacidad parásita, que puede ser modelado como un condensador entre cada uno de sus terminales (puerta, el drenaje y la fuente), que me refiero a como C_gd, C_gs y C_ds, como se muestra en la imagen de abajo.

FET fabricantes de lista de otros capacitancias en sus hojas de datos, los cuales son conocidos como entrada de la capacitancia C_{de la iss}, la salida de la capacitancia C_{de oss} y transferencia inversa (o Miller) la capacitancia C_{de rss}. Que yo sepa, estas capacidades se miden de la siguiente manera:

• C_iss se mide por el cortocircuito de drenaje y fuente, por lo que realmente es el paralelo capacitancias C_gd y C_gs, por lo tanto: C_iss = C_gd + C_gs

• C_oss se mide por el cortocircuito de la puerta y la fuente, por lo que es C_oss = C_gd + C_ds

• C_rss se mide entre la puerta y el drenaje (sin el cortocircuito de nada), por lo tanto es C_gd además de la serie de la capacitancia de C_gs y C_ds: C_rss = C_gd + 1 / (1/C_gs + 1/C_ds)

Sin embargo, cuando me tomo un vistazo a la hoja de datos de un AO3162, hay algo extraño: este dispositivo tiene valores típicos de C_iss = 4.2 pF, C_oss = 0.45 pF y C_rss = 0.05 pF.

C_gd debe ser muy pequeño, así que me aproximado C_gs = C_iss y C_ds = C_oss. Sin embargo, la serie de la capacitancia de estos se 0.41 pF, mucho más grande que el valor medido para C_rss. ¿Cómo es esto posible?

Answer 1

\$C_{rss}\$ no se mide por poner un medidor de capacitancia entre la puerta y el drenaje, y al salir de la fuente abierta.

Se infiere de la rampa de comportamiento, el cual es controlado en gran parte por el Molinero, la capacitancia, la puerta de la corriente necesaria para cargar el \$C_{rss}\$ condensador, cuando el drenaje es de rotación en el voltaje.

Esto es equivalente a hacer una de tres terminales de medición de la capacitancia a través de la puerta y de drenaje, con un guardia en la terminal de la fuente. Este es capaz de medir todos los tres condensadores en que el diagrama de forma independiente, incluso para valores muy diferentes que se muestran.

Answer 2

Parte de la respuesta puede ser inferida a partir de Rds(on), que es de 500 ohmios (máx.), diez mil veces el Rds(on) de un típico conmutación MOSFET (es decir, 0.05 ohms).

De alta potencia de conmutación de los MOSFETs son generalmente implementadas como miles de pequeños Transistores conectados en paralelo, lo que los hace susceptibles de VLSI los procesos de fabricación, pero modificado para alto voltaje.

El individuo EN las resistencias de cada uno de los FET suma en paralelo para hacer el absurdamente pequeños valores (mω) se puede ver para todo el dispositivo.

Por desgracia, la capacidad parásita de los valores también se suma en paralelo, que es la razón por la pF valores que usted esperaría de un individuo MOSFET crecer a la nF valores para el total del dispositivo.

Así. si además tenemos en la escala de la Crs por 10000, veríamos 500pf(typ) o 700pf(max) que está más cerca de los valores que cabría esperar de un modelo a escala de 50mohm dispositivo.

Por lo tanto, mi hipótesis es que este dispositivo es un único FET o una pequeña matriz (2,4) optimizado para baja corriente de conmutación en donde un par de cientos de ohmios Rds(on) no importa. Morir fotos sería interesante...

Sin embargo no es una explicación completa, como la (escalado por 10000) Sir no está del todo en el típico nF gama.

Pero nótese que la tensión de ruptura es inusualmente alta, en 700V? Que implica inusualmente gruesa capa dieléctrica, para mantener la intensidad de campo (en voltios/metro) entre drenaje y todo lo demás hacia abajo a los límites normales.

Y el aumento del espesor del dieléctrico en el condensador va a reducir la capacitancia.

Entre estos efectos (escala, y optimización de de alta tensión), creo que podemos explicar la inusualmente baja capacitancia.