Me estoy poniendo un aviso en bitgen como:
Este diseño está utilizando uno o más 9 bloque de k RAMs(RAMB8BWER). bloque de k 9 datos de la RAM, definidos por el usuario y por defecto requiere un formato de bits especial.
¿Es una advertencia crítica o puedo proceder con dumping el bitfile en el FPGA?
La advertencia de que usted está viendo es lo más probable
WARNING:PhysDesignFules:2410 - This design is using one or more 9K Block RAMs
(RAMB8BWER). 9K Block RAM initialization data, both user defined and default,
may be incorrect and should not be used. For more information, please
reference Xilinx Answer 39999.
Acabo de recibir esta advertencia a mí mismo un par de días atrás y la miró a ella. Ver http://www.xilinx.com/support/answers/39999.html . Básicamente, si usted está utilizando una versión más reciente de ISE (13.2 o más reciente, el 14,7 es la última) y no está usando un flujo de bits de cifrado, puede ignorar la advertencia.
Realmente me encantan este tipo de error: error de que el tornillo hasta el diseño, encontrar el problema y, a continuación, acaba de cambiar la especificación. "Eso no es un bug, es una característica!"
I-Ciencias es una comunidad de estudiantes y amantes de la ciencia en la que puedes resolver tus problemas y dudas.
Puedes consultar las preguntas de otros usuarios, hacer tus propias preguntas o resolver las de los demás.
