Dependencia de la fuga en el grosor del óxido de la puerta

Question

Esta es una pregunta de seguimiento a este.

Me gustaría investigar el efecto del grosor Tox en la corriente de fuga. A este final, me encontré con un conjunto de simulaciones SPICE y se representan los datos obtenidos:

Ahora, estoy tratando de encontrar una explicación a esta curva. Hasta donde yo sé, las fugas deben aumento exponencial como Tox disminuye; esto se puede ver en el lado izquierdo de la parcela. Sin embargo, un comportamiento similar se puede ver también en el otro lado. Entonces, la pregunta es: ¿Qué está pasando en el lado derecho? Gracias.

ACTUALIZACIÓN 1: El comportamiento observado parece ser lo que se describe en el primer párrafo de esta sección.

ACTUALIZACIÓN 2: Usando la notación introducida aquí, en las siguientes imágenes se muestra las corrientes que fluyen a través de cada una de las cuatro fuentes de voltaje (dividido por dos, ya que hay dos inversores en el circuito):

ACTUALIZACIÓN 3 (por Vasiliy): Utilizando el modelo de archivo proporcionado por Ivan me simulado el circuito y medir las corrientes en todas las terminales de todos los transistores por separado.

Algunas aclaraciones:

• Negativo actual significa que la corriente está fluyendo fuera de los respectivos terminales.
• Púrpura de la curva de la Puerta actual
• De la marina en la curva de la Fuente actual
• La cereza en la curva de corriente de Drenaje
• Curva de color verde - a Granel actual
• De drenaje y la Fuente de las corrientes de solapamiento en el último gráfico (NMOS de la segunda inversor). Me parece muy extraño como la polaridad de estas corrientes deben ser opuesto. He vuelto a revisar el código Spice, pero parece estar bien. Aún así, tratar el último gráfico con cuidado.

ACTUALIZACIÓN 4: por Favor haga clic en los gráficos y en la opción "Abrir Imagen en Nueva Ventana/Pestaña" para verlas en tamaño completo.

Answer 1

Voy a interpretar esta pregunta como "¿por qué no cambiar el grosor de modular la S/D la corriente de fuga", es decir, ¿por qué el efecto existen en el BSIM modelo, ¿cuáles son los procesos físicos que intervienen en este fenómeno.

Este es un resultado paradójico (explicado más adelante) y surge a partir de los extremos de escala de los efectos de los pequeños transistores.

Resumen: la Barrera de la reducción de los efectos de canal corto debido al diseño del transistor. Esta barrera bajar reduce el efectivo \$V_{TH}\$, lo que aumenta la \$I_{DS}\$.

Servicio de limpieza: El OP no ha declarado suficiente información para contestar esta pregunta, así que voy a expresar mis suposiciones y las razones de estas hipótesis primera.

• Estoy asumiendo que estos son de bolsillo (es decir, halo implantado - más detalles más adelante) de los transistores.

• Esta es una suposición razonable, porque en cualquier nodo de proceso por debajo de 180 n usted no puede conseguir suficiente control de la puerta o el rendimiento de un no-bolsillo transistor.

• también tenemos indicios de que esto está en relación con las pequeñas transistores porque el OP es tratar con BSIM 4, que vino a la existencia de los transistores en el proceso de nodos de 90 nm y por debajo.

• también podemos ver los \$I_{DS}\$ modulación con \$T_{ox}\$ efecto que implica un máximo de \$V_{TH}\$ que disminuye con los cambios en un canal efectivo de distancia de un óptimo. Este es un clásico de bolsillo transistor de comportamiento. Clásica largo del canal MOS FET no puede comportarse de esa manera.

• y el óxido de espesores en el rango de óxidos utilizados (material desconocido, sin embargo) en el proceso de nodos que están en 65 nm y por debajo de la gama.

• Atributo para la copia de imágenes en el descriptor de la imagen en la fuente.

Si usted tiene el tiempo suficiente transistor (es decir, S/Ds no influyen en el canal), no se espera que un cambio en \$T_{OX}\$ debe cambiar la el \$V_{TH}\$. El umbral se verá afectado por la función de trabajo de la puerta, el dopaje a nivel de la canal, de la superficie de las trampas y el cargo fijo en el Óxido. Esto se evidencia por una clásica dependencia de \$V_{TH}\$ curva que se ve a continuación. La tensión de Umbral es una línea plana como la longitud aumenta.

Pero claramente este efecto está sucediendo en pequeños transistores. Para entender esto, usted tiene que entender algunos de los detalles de diseño moderno de los transistores. En fin, para abreviar transistores a que el trabajo debe tener las siguientes características como se muestra a continuación. (He destrozado los datos un poco para obtener rápidamente en excel - mis disculpas)

\$V_{TH}\$ vs Longitud Física - [V vs mu] c/w halo implante

Debajo de la S/D implantes son algunos especializados en implantes llamados halo de implantes, que aumentan el bien de dopaje a nivel local en frente (hacia el canal del lado) S/D implante.

Sin el Halo de los implantes el transistor en estas pequeñas dimensiones tendría las siguientes características.

\$V_{TH}\$ vs Longitud Física - [V vs mu] w/o halo implante

Con un Halo de implante, el canal ya no dopado de manera uniforme a lo largo de su longitud. La densidad de carga superficial varía con la posición. El resultado final es que el transistor es mucho más manufacturable. En el segundo dibujo de arriba se ve que si la longitud del canal es modulada (dicen que a través del programa nacional de toxicología de la Línea de borde de rugosidad) que el transistor se mantiene en aproximadamente el mismo umbral. Así que el proceso de variaciones alrededor de un nominal de la puerta de la longitud de rendimiento nominal \$V_{TH}\$ el tercer dibujo (sin Halo) muestra un aumento de \$V_{TH}\$ por más del canal de las longitudes y más variación de \$V_{TH}\$ con cambio en L.

También ayuda a reducir la influencia de la S/D en el canal y da a la puerta de un mayor control. Esto significa que el S/Ds pueden ser llevados juntos sin afectar negativamente a la \$V_{TH}\$ . Por lo tanto el transistor es menor (pero tenga en cuenta que 10 nm se luchó por aquí). Como un aparte, esto ahora se requiere de nuevos implantes como un APT (Anti-Punch-through) del implante para evitar que el S/D de unirse a la depleción de las regiones en su conjunto bajo el canal. Pero esa es otra historia.

El modelo físico es así: Como \$T_{OX}\$ aumenta la puerta pierde algo de su control sobre el canal. La franja de campos de la puerta en las paredes laterales/espaciadores por encima de la LDD extensiones no tiene tanta capacidad en su lucha con el S/D implantes para el control de la canal que baja de la barrera que disminuye el \$V_{TH}\$.

Recomiendo conseguir "Tsividis, Yannis". Operación y Modelado del Transistor MOS. 2ª ed. McGraw-Hill Companies, 1998. (probablemente la versión más reciente sería mejor) para cualquier a todos los interesados en el transistor de la física. A partir de esa edición, página 263 aquí es un análisis:

Este analiza la modulación de \$V_{TH}\$ con la longitud. En particular, el \$ \frac{t_{ox}}{L}\$ plazo es muy interesante. Se dice que la longitud de la modulación es el mismo que el grosor del óxido de modulación. Aquí la pregunta es ¿qué está pasando con los cambios de espesor, la respuesta es la puerta está entregando el control. El mismo efecto de la misma magnitud se puede obtener con una longitud de modulación. Es totalmente acerca de la lucha entre el S/D control de la canal frente de la Puerta de control de la canal.

• como un aparte -> prueba el modelo -> aumento de la longitud, al mismo tiempo, está aumentando el grosor del óxido en sus modelos.

Este efecto está relacionado con DIBL - (Drenaje Inducida por la Barrera bajada) que surge desde el desagüe de la región de agotamiento de la región en expansión debido al alto voltaje que, a continuación, comienza a tomar el control del canal.

Este es un tema complejo, que no está cubierto en los libros de texto, pero en la investigación y publicado artículos y apenas he hecho justicia a los matices involucrados.

Answer 2

A partir de los gráficos podemos ver que la puerta de corrientes de fuga de todos los transistores disminuir con el aumento de \$T_{OX}\$. Esto significa que el aumento en el total de la corriente de fuga debe ser atribuido a subliminales de la conducción.

¿Por qué subliminales aumento actual? La siguiente ecuación para subliminales actual aparece en BSIMv4.7 Manual del Usuario:

Mientras que hay muchos parámetros que intervienen, el principal sospechoso es el umbral de voltaje, \$V_{th}\$, la cual es conocida por ser sensibles a la puerta de óxido de espesor (así como casi cualquier otro transistor del parámetro).

En el fin de verificar esto he construido el siguiente circuito:

Barrido \$T_{OX}\$ y la medición de \$V_{th}\$ como resultado:

Esta disminución lineal en la tensión de umbral, explica un aumento exponencial en la subliminales de fuga (basado en la ecuación de arriba).

La continuación natural de la respuesta sería explicar por qué \$V_{th}\$ disminuye con \$T_{OX}\$. La ecuación utilizada para calcular la tensión de umbral para BSIMv4.7 modelo de Spice es:

\$T_{OX}\$ dependencia aparece en la ecuación anterior, tanto explícitamente (TOXE) y de forma implícita (a través de otros parámetros que dependen de \$T_{OX}\$). Es más allá de mi experiencia y conocimiento para realizar esta tarea y mapa de diversos parámetros numéricos en los efectos físicos que tienen lugar en el real transistor.

En resumen:

La reducción en el umbral de tensión debido a la más gruesa de óxido lleva a un mayor subtreshold la corriente de fuga. Los efectos exactos que causan la reducción son muy complejas.

Answer 3

Si está utilizando un modelo de transistor para estas simulaciones, probablemente esté haciendo una suposición inválida. Un modelo de transistor dado sólo está diseñado para proporcionar resultados precisos para el transistor dado que está siendo modelado. Cambiar los parámetros del modelo como \$t_{ox}\$ más allá del rango de valores que realmente se espera que ocurra en un modelo de transistor dado puede darle resultados tremendamente inexactos.

Answer 4

Es posible que a medida que la capa de óxido de puerta aumenta de espesor, el campo de la tensión de puerta disminuye y el transistor no se corta tan fuerte. Si es así, una tensión de puerta más negativa (suponiendo el tipo N) reduciría la fuga en el lado derecho y desplazaría el mínimo a la derecha.