Estoy seguro de que no existe un apilamiento correcto. Todo es ingeniería, que suele ser un compromiso entre muchas cosas. Esto también es cierto para un apilamiento, en el que hay que llegar a un compromiso entre la fabricabilidad, las impedancias, el abastecimiento, la diafonía, las pérdidas, etc.
Hay una gran cantidad de conocimientos sobre esto, que sería demasiado largo para una respuesta aquí. Le sugiero que consiga un libro como el primer libro de Lee Ritchey - este está disponible como descarga gratuita en www.ee-training.dk (enchufe, cierto... pero un libro realmente bueno sobre este tema).
Algunas cosas para empezar:
1) Quieres que los pares de planos de potencia y de tierra estén estrechamente espaciados para construir una capacitancia de baja inductancia para tu distribución de potencia (PDN - consulta pdntool.com)
2) Quieres trazas estrechas para poder encajar mucho enrutamiento en pocas capas, por lo que probablemente estás buscando alrededor de 4 mil trazas.
3) Quieres una impedancia conocida para todas las trazas - quizás 50R. Esto te puede decir qué grosor debe tener el dieléctrico (utiliza un solucionador de campo 2D para encontrarlo - ejemplo gratuito: TNT). Probablemente también en algún lugar alrededor de 100um/4mil.
4) Quieres limitar la diafonía a un nivel razonable. Utiliza un simulador IBIS para encontrar el espacio necesario. Ahora ya sabes más o menos cuánto enrutamiento puede caber en cada capa. Utiliza esto (más el número de capas requeridas por el enrutamiento de escape de los grandes paquetes BGA que puedas tener) para ayudarte a encontrar cuántas capas de enrutamiento necesitas.
5) Tienes que decidir entre un apilamiento de tipo plano-señal-plano... o plano-señal-plano... Al hacer esto, querrás mirar el acoplamiento lateral con un simulador IBIS. Puede ser mucho más de lo que esperas.
Y hay mucho más en el "diseño de apilamiento" (búsquelo en Google - Lee Ritchey tiene un curso de un día completo sobre esto)...
Piensa en por qué quieres 35um de Cu, cuando el efecto piel te limita a 20um a 20 MHz. Normalmente, 17um es lo que se quiere para la mayoría de las placas digitales de alta velocidad.
Otra idea para una pila de 14L podría ser algo así:
1: sig 2: gnd 3: pwr 4: sig 5: gnd 6: sig 7: pwr 8: gnd 9: sig 10: gnd 11: sig 12: pwr 13: gnd 14: sig
Utilice una distancia corta entre la alimentación y la tierra - 100um/4mil de dieléctrico entre ellas.
Ventajas de una pila como ésta:
1) Un mayor número de pares de alimentación/fondo proporciona una mejor PDN 2) 17um Cu le da un grabado mejor definido para anchos más finos 3) No hay restricciones X/Y en las capas de enrutamiento 4) No hay problema en usar planos de alimentación divididos como referencias debido a los pares de alimentación/fin de línea estrechamente acoplados. Este punto necesita más explicación.
Recuerde: La PDN es, en muchos casos, la parte más importante de los diseños digitales modernos, por lo que es conveniente que sea correcta. Esto también le ayudará a superar la EMI.
No estoy seguro de que esto responda a tu pregunta, pero al menos debería darte una idea de cómo abordar esto de manera profesional.
Descargo de responsabilidad: Sí, me tomo la integridad de la señal (SI) y la integridad de la energía (PI) muy en serio porque he visto que el énfasis en la SI/PI reduce el número de giros de la placa, etc., para muchas empresas en los últimos 15 años.
