¿Cómo es físicamente posible 10 G Ethernet?

Question

10 gigabit Ethernet significa que 10 millones de bits se transmiten cada segundo, pero no entiendo cómo es físicamente posible (por no hablar de 100G Ethernet). La forma más rápida CPUs de hoy, sólo se ejecuta en ~8GHz, pero incluso si la transmisión no requiere una CPU, todavía parece problemático.

En 10G, cada poco dura sólo 100 picosegundos, y en ese intervalo de tiempo, me gustaría pensar que la puerta retrasos convertirse en un problema. No es tan simple como la creación de una línea de alto o bajo para cada bit, seguramente cientos de transistores son necesarias en orden a la salida de la complicada Ethernet de forma de onda.

Esto parece más un problema en el extremo receptor, ya que la forma de onda debe ser muestreada a una tasa muy alta, y si este utiliza Adc, que introduce aún más demora.

Answer 1

Persiguiendo esta respuesta abajo tomó un par de enlaces diferentes, pero parece que se reducen a esto:
1. 4 diferencial de pares (8 hilos en total, pero sólo el 4 carriles).
2. 800 Mega Símbolos de un segundo.
3. El uso de PAM16, 16 símbolos que se utilizan, que se traduce en 4 bits por baudio de cada carril.

Dado que la información que usted viene para arriba con 4 bits*800 Mhz*4 carriles que se traduce en 12800 Mb/s o 12.8 Gb/s. Debido a la codificación de corrección de errores y otros gastos generales, que sólo esperan que usted obtenga un 10 Gb/s de ella.

Observe que los cables en sí, son sólo a cambio de símbolos o de amplitud a una frecuencia de 800 MHz. Eso es bastante meh, en términos de velocidad de conmutación de los transistores.

---

Ahora que todo es para Ethernet de 10 gb. Cómo lo hacen para 100 gb Ethernet es un poco más alucinante. Por eso, parece que lo que realmente hacen de la bomba hasta la frecuencia de 10,3 GHz o 25GHz. ¿QUÉ DIABLOS? Ver aquí para la tabla. La diferencia de frecuencia es debido a cómo muchos de pares de cobre de datos carriles usted elige tener. Si nadie ha hecho realidad este 25GHz ethernet en cobre sería interesante saber. Es posible que sólo he spec ed. Cuando empiece a llegar a esas frecuencias, los cables deben ser muy corto o que acaba de pasar a la fibra óptica, donde usted puede enviar cientos de rayos de luz por una sola fibra. De esa manera, usted no tiene que ir a loco velocidades, sólo paralelizar sus datos en el origen y deparallelize en el destino.

Referencias si quieres ver más: https://en.wikipedia.org/wiki/10_Gigabit_Ethernet#Copper
https://en.wikipedia.org/wiki/Pulse-amplitude_modulation
http://www.cablinginstall.com/articles/print/volume-15/issue-7/features/technology/twisted-pair-options-for-10-gigabit-ethernet.html
https://en.wikipedia.org/wiki/Differential_signaling

Answer 2

10G ethernet (como se describe en otras respuestas) no hacer la señal de las transiciones a 10 GHz, utiliza varias codificación de nivel de propagación a través de 4 pares de lograr los 10 Gb/s.

Sin embargo, 10+ gigabit de serie transceptores son bastante comunes en la alta velocidad de los chips. Por ejemplo PCIe, USB3.1, thunderbolt, y similar a todos los protocolos de uso de 10 gbit/s de serie de la tasa de pares individuales.

Estás en lo correcto de que "a granel" la lógica no puede mantenerse al día con la velocidad de datos. Ciertamente, los núcleos de la CPU no operan en esa frecuencia, pero incluso la lógica que implementa cosas como las interfaces PCIe no puede funcionar a esa velocidad. En lugar de que el uso dedicado de alta velocidad SERDESs.

Los datos se envían con la IC en una amplia paralelo autobuses. Un dedicado pieza de hardware que hace la serie-paralelo o serie-paralelo de conversión a la derecha, cerca de la entrada/salida. El SERDES hace un mínimo absoluto de la propia lógica. Los transmisores son muy simples. Tendrá un PLL para generar la serie de alta velocidad del reloj de los datos y el de paralelo a serial lógica. Los receptores son más complicadas que necesitan para hacer que la recuperación del reloj en la entrada de datos, y también el encuadre de detección para asegurarse de que los bits se agrupan correctamente. Con todo, sólo un poco de lógica para operar en el ultra-alta velocidad. Sí, los retardos de propagación a través de las transiciones son muy importantes, y el circuito tiene que ser cuidadosamente diseñado para que todas las señales se alinean correctamente.

Answer 3

Lotes de 10 GBit/s Ethernet enlaces son en realidad óptico (por ejemplo, 10GBASE-SR o 10GBASE-LR, ver https://en.wikipedia.org/wiki/10_Gigabit_Ethernet) aunque también hay 10GBASE-T sobre cables de par trenzado con 8P8C ('RJ45') conectores como se describe por @horta. Por lo que yo sé es que esta bastante hambre de energía en comparación con la óptica de variantes.

Transferencia de datos de la CPU (o más bien de la memoria) a la tarjeta Ethernet sucede en general a través del bus PCIe en un equipo basado en x86. PCIe Gen 1 carriles tienen un utilizable de la tasa de transferencia de datos de 2 Gbit/s de la segunda (después de la 8/10 bits de codificación). Con 8 carriles de la máxima teórica es de 16 GBit/s (por dirección), suficiente para conducir un solo puerto de 10 GBit/s Ethernet.

La CPU de los depósitos de la transmisión de los datos en la memoria RAM y, a continuación, se indica a la tarjeta de red que va a recoger (DMA) y de manera similar para la recepción de la CPU asigna a los búferes y le informa de la tarjeta de red acerca de esto, cuando el entonces normalmente genera una interrupción cuando el buffer(s) estaban llenos. Tenga en cuenta que el ancho de banda de la memoria RAM es generalmente mucho más grande que el del bus PCIe.

Hoy tenemos PCIe Gen 3, ampliamente disponible, que ha utilizable de la tarifa de datos de alrededor de 8 GBit/s por carril y dirección. Un 16 carril de la ranura, teóricamente, puede manejar 128 GBit/s, suficiente para 100 GBit/s, Ethernet (PCIe Gen 4 ha sido anunciado oficialmente hace poco).

Así que el 'truco' para lograr un alto rendimiento en el interior de la PC (sin tener que ir a la exorbitante de señalización velocidades) es el uso paralelo de autobuses (RAM) o en serie múltiple de carril (PCIe).

De 100 Gbit/s Ethernet uno normalmente tiene cuatro enlaces con 25 GBaud señalización de velocidad (100GBASE-SR4, 100GBASE-LR4, 100GBASE-CR4), también hay normas para cables con diez enlaces (por ejemplo, fibra de pares) de 10 Gbit/s (100GBASE-CR10, 100GBASE-SR10, 100GBASE-CR10). Para los enlaces a larga distancia, también existen normas mediante una única fibra, ya sea con cuatro longitudes de onda (100GBASE-CWDM4) o el uso de dos modos de polarización y QPSK (100GBASE-ZR).

Para la alta velocidad de enlace de más largo plazo de vínculos (como la Marea cable transatlántico con 20 Terabit/s por fibra par) uno de los packs como muchos transmisores en diferentes longitudes de onda como sea posible en el uso de la longitud de onda de la banda de las fibras y los amplificadores, también conocido como Densa Wavelength Division Multiplexing (DWDM). Tenga en cuenta que un multiplexor/demultiplexor es típicamente una óptica único dispositivo en su núcleo y es alimentado por varios menores de ancho de banda corrientes que pueden ser procesados electrónicamente en paralelo.

Para lograr 20 TBit/s entonces uno también tiene el uso de avanzadas técnicas de modulación donde en cada ciclo de reloj varias amplitudes y fases pueden ser transmitidos (he visto 64QAM en un whitepaper) por lo tanto la transmisión de múltiples bits por ciclo de reloj, similar a la 10GBASE-T estándar descrito por @horta.