De la hoja de datos:
2.2.1 Generación De Reloj
El TAS1020B requiere una externa de 6 MHz de cristal con la carga de los condensadores
y PLL filtro de lazo componentes para derivar todos los relojes necesarios para
tanto USB y el códec de operación. La figura 4-1 muestra la conexión de estos
los componentes de la TAS1020B. La figura 4-1 muestra también un escudo de tierra
que residen en la capa superior de la PCB y debajo del cristal y
su carga de los condensadores y el PLL componentes. El PLL es un análogo de PLL,
y la captación de ruido en estos componentes puede traducir a la fase de jitter en
la salida del PLL, que a su vez se puede traducir a la distorsión en la
el códec. Un suelo de protección se recomienda para atenuar el digital
componentes de ruido en el tablero como se ve en el PLL.
El AVSS y AVDD pines en el TAS1020B son usados exclusivamente para poder
el análogo de PLL. Para mantener el aislamiento del ruido digital que residen
en una junta, AVSS debe ser separado de plano de tierra que se conecta a
el principal plano de tierra (DGND) en un único punto a través de una cuenta de ferrita.
La cuenta de ferrita debe exhibir alrededor de las 9 Ohm de impedancia a 100 MHz.
AVDD también debe ser distinta de la de DVDD. Una arquitectura recomendada es
para generar DVDD y AVDD de la misma regulador de línea, con cada
derivado de un filtro RC en serie con el regulador de presión de salida. Es
finalmente se recomienda que el suelo escudo para el cristal y sus
la carga de los condensadores y el PLL filtro de lazo componentes de estar conectado a
AVSS en un único punto a través de una cuenta de ferrita del mismo tipo que el anterior.
Utilizando la baja frecuencia de 6 MHz de cristal y generando la necesaria
mayor frecuencia de los relojes internamente en el TAS1020B es una de las principales
la ventaja con respecto a EMI.
(el énfasis es mío)
Así que básicamente lo que sugiere que usted debe poner un cobre polígono relleno en la parte superior de la capa de debajo del cristal y de la carga de los condensadores y conectarlo a tu analógica de la tierra a través de una cuenta de ferrita con el fin de proporcionar una impedancia baja actual de la ruta de retorno para reducir el jitter en el PLL.
