Sé que hoy en día FPGAs tienen muy buen rendimiento de punto flotante como divulgado aquí por ejemplo. Pero entonces ¿por qué se dice que en coma flotante no sintetizable en verilog? ¿Como FPGA maneja flotador entonces?
Respuestas
¿Demasiados anuncios?
Rob Lachlan
Puntos
7880
No es que ellos no pueden ser sintetizados (que puede, por supuesto!), pero las herramientas no se combinationally (como lo harían con un punto fijo adder) debido a que el uso de los recursos sería unfeasibly grande. Por lo que se hace de forma secuencial en varios pasos, y hay muchas, muchas maneras de hacerlo con varias concesiones que se considere, con la división de ser bastante complejo. De modo que su punto flotante de operación debe ser tratado como cualquier otro módulo, usted puede diseñar usted mismo o una licencia de un proveedor, y una herramienta no sintetizar c = a/b para usted, por las mismas razones que no sintetizar una integral o una ecuación de solver, pero no significa que no se puede hacer en un FPGA!
Martin Thompson
Puntos
6509
Yo sé que a usted se le preguntó acerca de Verilog, pero como un complemento a apalopohapa la respuesta de VHDL tiene un synthesisable de punto flotante de la biblioteca, que no requieren de la creación de instancias de módulos para realizar las operaciones de punto flotante, simplemente el uso ordinario de las llamadas de función.
Otros que el elegante uso de VHDL de bits de numeración para separar el exponente y la mantisa, creo que no hay nada para detener a alguien escribir un conjunto similar de funciones para Verilog para dar la misma capacidad.
