9 votos

Seguimiento de cálculo de tolerancia de longitud - diseño de PCB de alta velocidad

Tengo a la interfaz de un conversor de formato de vídeo con un ADC de IC, que los convertidores de RGB analógica de datos digitales. La conexión entre este ADC y el Convertidor es un 20 bits de bus de datos que apunta a unos 170MHz. Ya tengo el PCB área de las restricciones no puedo perfectamente coincide con la traza de la longitud de este bus de datos. He oído que hay igualado seguimiento de las tolerancias de longitud dependiendo de la frecuencia, de modo que no va a dañar la adquisición de la señal por el destino.

Mi pregunta es cómo calcular la traza de las tolerancias de longitud en una Alta Velocidad de diseño de PCB? (en el par diferencial de enrutamiento y de alta velocidad bus de datos de enrutamiento)

20voto

George Puntos 487

La longitud de la coincidencia acerca del tiempo, así que si quieres saber qué tan bien usted tiene que la longitud de partido que tienen para entender la cronología de presupuesto para su interfaz. Señales de salir de su origen, y llegar a su destino con algo de tiempo de la relación. El receptor requiere una cierta relación temporal entre el reloj y los datos con el fin de garantizar que funcione correctamente. Este es usualmente definida como la instalación y el tiempo de espera, o cuánto tiempo antes de que el reloj borde de las necesidades de sus datos para ser válido, y ¿después de cuánto tiempo debe permanecer válida.

Hay varias cosas en un sistema que comer en este presupuesto, uno de los cuales será su hoja de ruta. A veces, un fabricante le dirá esta información, otras veces se debe derivar de la entrada y salida de datos de tiempo de su transmisor y el receptor. Por supuesto, es fácil solo decir que me deben coincidir exactamente, porque entonces usted no tiene que pensar acerca de ello :)

Pero pensemos en esto por un minuto. Usted tiene un 170Mhz señal? Eso es un período de 5.882 ns. ¿Qué pasaría si se enruta todos sus datos dentro de una pulgada de reloj. ¿Cuál sería el peor de los casos de diferencia de tiempo. El tiempo de propagación de una capa superior de traza, una microstrip es acerca de 150ps/en. Así que una de 1 pulgada de diferencia sesgará de datos de la señal de reloj +/- 150ps. Eso no está mal teniendo en cuenta su 5.882 ns reloj período. De hecho 170Mhz no es realmente rápido.

Si usted entiende la salida de sesgo de su transmisor, y su instalación y los tiempos de espera para su receptor usted puede venir para arriba con un número aceptable de enrutamiento de retraso. Por supuesto que hay otros factores, reloj de jitter, ISI, etc, pero esto te dará una buena idea de lo que puede hacer.

6voto

Wayne Werner Puntos 168

En la ausencia de una especificación para el estándar de bus o el receptor de temporización, se puede aplicar una regla de oro, tales como el mantenimiento de la inclinación a menos del 5% del ciclo de reloj. Las señales en un PWB FR4 de viajes en aproximadamente la mitad de la velocidad de la luz, de manera que te gustaría hacer a su más largo de la traza de no más de 44 mm más largo que el menor rastro. No es muy difícil. Preferiblemente, la longitud del reloj de seguimiento debe estar en algún lugar en el medio.

Por cierto, la señal analógica de integridad puede ser un problema más grande de lo digital en este diseño. Usted querrá tener cuidado de no par ruido de conmutación de las líneas digitales en las señales de entrada analógicas. Leer Henry Ott consejos (especialmente #4, 8, 9, 10, 17) y, preferiblemente, comprar su libro.

i-Ciencias.com

I-Ciencias es una comunidad de estudiantes y amantes de la ciencia en la que puedes resolver tus problemas y dudas.
Puedes consultar las preguntas de otros usuarios, hacer tus propias preguntas o resolver las de los demás.

Powered by:

X