Estoy mirando diferentes FPGAs para mi proyecto de tesis doctoral y sigo viendo que los bloques multiplicadores son 18 x 18 bits, ¿por qué es esto? ¿Por qué son no de 16 bits?
Respuestas
¿Demasiados anuncios?
GSerg
Puntos
33571
¿Por qué no? Realmente, es completamente arbitraria. El costo en términos de área de chip de 18×18 bits vs 16×16 bits es insignificante cuando se compara con el área utilizada para todos los otros recursos (especialmente de enrutamiento) en un FPGA. Si usted no necesita los bits adicionales, simplemente los ignoran.
Sin embargo, creo que la práctica común de hacer multiplicador de bloques de 18×18 bits, tiene su base en el hecho de que el chip de memorias de muchos de los FPGAs son mutliples de 9 bits de ancho.
¿Por qué son los recuerdos de 9 bits de ancho? Bueno, de 9 bits permite almacenar 8 bits más a la paridad, o de 64 bits, además de 8 bits de ECC (72 bits en total). Las aplicaciones que se preocupan por la integridad de los datos puede hacer un buen uso de tales recuerdos.
Sin embargo, hay un montón de aplicaciones que no necesitan de los 9 bits para la protección y prefiere utilizarlo para mayor precisión en los datos. Simplemente no tendría sentido para el diseño de un chip que puede almacenar datos en 18 bits trozos, pero sólo puede procesar de 16 bits trozos.
Martin Thompson
Puntos
6509
Creo que proviene de los recuerdos.
Eran 18 pedacitos ya (para permitir un bit de paridad al byte) y había sido para una generación (de FPGAs, no ingenieros!) o antes multiplicadores entraron en el cuadro. Y dada uno de los grandes usos de filtros FIR, entonces para aplicaciones donde la paridad no era necesario, tener coeficientes de 18 bits es mejor que tener solamente coeficientes de 16 bits, como el aumento de área de silicio es muy pequeño.
