¿Por qué se prefiere la puerta del NAND en puerta ni en la industria?

Question

He leído en varios lugares que la puerta NAND es preferible a la puerta NOR en la industria. Las razones dadas en línea decir:

La memoria NAND tiene la menor demora que Ni debido a la NAND PMOS (tamaño 2 y en paralelo) en comparación con los NI PMOS (tamaño de 4 en la serie).

Según mi comprensión de la demora sería el mismo. Así es como creo que funciona:

• Absoluta de retardo (Pinceladas) = t(gh+p)
• g=lógica esfuerzo
• h=eléctricos esfuerzo
• p=parasitarias retraso
• t=unidad de retardo, que es la tecnología de la constante

Para NAND y NOR puerta (gh+p), viene a ser (Cout/3 + 2). También t es el mismo para ambos. A continuación, el retraso debe ser el mismo derecho?

Answer 1

1. NAND ofrece menos retraso.

Como usted decía, la ecuación para el retraso es $$Delay = t(gh+p)$$ Pero la lógica esfuerzo $g$ para NAND es menor que la de NI. Considerar la figura muestra 2 entrada CMOS NAND y NOR puerta. El número uno contra el transistor es una medida de tamaño y, por tanto, la capacitancia.

La lógica de esfuerzo puede ser calculado como $g = C_{in}/3$. Lo que da

• $g = 4/3$ 2 input NAND y $g = \frac{n+2}{3}$ n de entrada de la compuerta NAND
• $g = 5/3$ para el 2 de entrada y NI $g = \frac{2n+1}{3}$ n de entrada de la puerta NOR
• consulte la wiki para la tabla.

$h=1$ por una puerta (NAND o NOR) la conducción de la misma puerta y $p=2$ tanto en NAND y NOR. De ahí que la memoria NAND tiene la menor demora cuando se compara con NI.

EDIT: tengo dos puntos más, pero no estoy seguro al 100% sobre el último punto.

2. NI ocupa más área.

La adición de los tamaños de los transistores en la figura, es claro que el tamaño de NI es mayor que la de la NAND. Y esta diferencia en el tamaño aumentará a medida que el número de variables de entrada se incrementa.

Puerta NOR ocupará más de silicio área de la compuerta NAND.

3. NAND utiliza transistores de tamaños similares.

Teniendo en cuenta la figura de nuevo, todos los transistores en la puerta NAND tienen igual tamaño, donde NI puertas no. Lo que reduce el coste de fabricación de la puerta NAND. Al considerar puertas con más entradas, NI puertas requiere de transistores de 2 tamaños diferentes, cuya diferencia de tamaño es más cuando se comparan con compuertas NAND.

Answer 2

A grandes rasgos, los transistores Nmos permitir que el doble de la corriente por la zona del canal en comparación con los transistores Pmos. Usted puede pensar en ello como si el Nmos tiene la mitad de la resistencia de una de igual tamaño Pmos. La forma en que el Cmos Nand topología es, se presta a tener más igualdad de los tamaños de los transistores como se puede ver aquí:

Si bien la entrada es baja, de un solo Pmos la resistencia de las unidades de la salida en alto. Si ambas entradas son altos, entonces hay 2 Nmos resistencias (~=1 Pmos resistencia). Si todos los transistores son del mismo tamaño mínimo de una tecnología nodo, entonces esta topología es ideal, ya que si usted está conduciendo la salida alta o baja, la resistencia a tierra o Vdd es la misma.

Por último, la razón de los transistores Pmos no es justo, así como Nmos es debido a la menor movilidad del portador de agujeros que son la mayoría carrior de un PMOS. Nmos la mayoría portador de electrones que tienen significativamente mejor movilidad.

También, no hay que confundir la memoria Nand Flash Nand Cmos. La memoria Flash Nand es también el más popular, pero que por diferentes motivos.