¿CPU 8085 tiene un registro adicional en aluminio?

Question

Desde el 8085 de arquitectura de la CPU, cuando ALU realiza el cálculo, el resultado es desplazado de nuevo a Un acumulador en el siguiente flanco de reloj. Pero Un acumulador está conectado directamente como ALU de entrada, lo que si el borde de reloj no recaudar lo suficientemente rápido como para causar Una se añaden dos veces o muchas veces más, sería en extremo difícil de detectar un error, este tipo de diseño es muy "frágil" para mí.

A menos, hay un nuevo registro dentro de ALU temporal guardar ALU resultados?

https://en.wikipedia.org/wiki/Intel_8085#/media/File:Intel_8085_arch.svg

https://en.wikipedia.org/wiki/Intel_8085

Answer 1

Como @duskwuff sospecha, he mirado en esto. Para responder a la pregunta, el 8085 tiene dos registros de la ALU.

El 8085 tiene varios "oculto" registros de 16 bits, WZ par y dos de 8-bit ALU auxiliar de registros: la LEY y TMP. WZ es parte del archivo de registro, mientras que la LEY, en UN (acumulador) y TMP se encuentra en la ALU circuitos de sí mismo.

He aquí un diagrama de cómo la ALU obras:

La LEY de registro tiene varias funciones importantes. En primer lugar, se mantiene la entrada de la ALU. Esto permite que los resultados de la ALU se vuelva a escribir en el acumulador sin molestar a la entrada, que podría causar inestabilidad. Segundo, la LEY puede contener valores constantes (por ejemplo, para aumentar o disminuir, o decimal ajuste) sin afectar el acumulador. Finalmente, la LEY permite la ALU operaciones que no utilizan el acumulador.

Una interesante consecuencia de la 8085 la ALU es que la instalación de un valor puede ser cargado en el acumulador sólo después de pasar a través de la ALU.

Detalles sobre el 8085 conjunto de registro están aquí y los detalles de la ALU son de aquí.

Answer 2

En síncrona diseños es una importante tarea de diseñador para asegurar que tales cosas no suceden. Registro, que es tener datos en el "reloj" en la que se específica las propiedades dinámicas como un reloj recaudar tiempo, reloj de tiempo de espera, los datos estable antes y después de la señal de reloj de cambio. Si tiempo es violado, el estado resultante no está garantizada.

En su caso particular ALU está teniendo su retardo de propagación, y para agregar Un doble debe haber un tiempo hasta que de nuevo se agrega al anterior Una dentro de la serpiente y el resultado aparece en su salida. Lo más probable es que fue simulado y calculó que tal cosa no sucederá dentro de unos permitido frecuencia de reloj de la gama para el dispositivo. Por eso, hoja de datos explícitamente ha mínima y máxima de reloj de calificaciones. Para 8085A-2 dice:

• Mínimo CLK período del ciclo: 320 ns
• Máxima CLK período del ciclo: 2000 ns

Answer 3

El acumulador es de la ALU de salida del registro.

El 8085 tiene dos fases de reloj. Donde solo reloj la instrucción como un NOP tomó 2 ciclos de reloj. Similares a los 8088 utilizado en el original de la PC de IBM, el 8088 había un 4Mhz cuatro de la fase de reloj y ejecuta la instrucción a una frecuencia de 1Mhz.

Con los dos de la fase de reloj tiene dos oscilador de ciclos para cada ciclo de una instrucción.

Internamente, para el momento, cualquier borde de reloj puede ser utilizado. Los relojes son invertida, de modo que en realidad hay cuatro relojes disponibles para el momento.

Entonces usted tiene transparentes cerraduras de pestillo en el flanco de bajada y D-Chanclas de que el pestillo en el aumento del flanco de reloj.

Transparente latch permite la entrada de datos se propaguen a través de la salida comenzando en el flanco de subida del reloj, y los valores son pestillo en el flanco de bajada del reloj.

El 8085 había muchas opciones cuando se vino para evitar la propagación de las condiciones de carrera.