Actualización provisional
Bueno, me di cuenta de que cometí un error en la simulación. Cuando he añadido \$C_{bp}\$ me molesta el "break" en el bucle de retroalimentación necesarios para obtener la ganancia de bucle. El lado izquierdo de plomo tiene que ir a la FB nodo de salir de la INV nodo, la única cosa conectada a la entrada inversora. Me acaba de arreglar y ahora la trama se ve como sería de esperar (y mi margen de fase se ha ido todo :). Voy a trabajar a través de y, a continuación, puede tomar la pregunta ya que no estoy seguro de que sucede cuando uno no la pata como yo lo hice :)
Por fin estoy empezando a controlar metódico de frecuencia de respuesta, compensación para los circuitos de amp op. Tengo LTspice configurar para mostrar la ganancia de bucle, y han compensado este circuito de una manera poco convencional. No estoy seguro de cuál es el nombre de esta estrategia de compensación es decir, si tiene uno, pero como yo lo entiendo, después de "aislar" la puerta de la capacitancia con \$R_{iso}\$ se añade un cero a la retroalimentación de circuito a la frecuencia determinada por la \$\frac{1}{2\pi C_{bp} R_f}\$, alrededor de 1 mhz en este caso.
El circuito de retroalimentación la respuesta de frecuencia se parece a esto:
El margen de fase es un sano 64 grados, que estoy contento porque prefiero este circuito a ser demasiado estable, en lugar de llegar hasta el último bit de velocidad fuera de ella.
Mi pregunta es: debo estar preocupado de que la ganancia se eleva por encima de 0 db a 1,5 MHz?
También estoy un poco preocupado de que la fase de gotas de forma tan precipitada en ese barrio, preguntándose si debería estar mirando para agregar otro polo en algún lugar o tal vez reubicar a uno que ya tengo.
