No hay suficiente tiempo Miller? Sólo se extienden.
Spehro tiene el enfoque correcto aquí. Voy a montar su abrigo colas y ampliar la idea un poco, porque es una buena idea para este tipo de cosas.
CdgCdg es especial en un FET porque proporciona retroalimentación negativa a la puerta. Parte de lo que eso significa es que también se multiplica por el trasnconductancia (gfsgfs) de la FET. Así, tiene un efecto mayor que su tamaño le llevaría a creer. Pero, vamos a olvidarnos de CdgCdg por ahora y en lugar de añadir un condensador externo de drenaje de la puerta (CfbCfb), porque si usted realmente desea para frenar la subida y bajada de la FET, que es lo que vamos a hacer. Aquí es un esquema para ayudar a ilustrar:
![enter image description here]()
Como VdrvVdrv se eleva y VdsVds cae usted probablemente puede ver cómo RgRg, RLRL, gfsgfs, y CfbCfb todos juegan un papel importante en la limitación de que el valor de VgsVgs. Pequeña señal de la función de transferencia de VdsVds en relación a VdrvVdrv es:
−RLsCfb(gfsRgRL+Rg+RL)+1−RLsCfb(gfsRgRL+Rg+RL)+1
Y, RgRg, RLRL, gfsgfs, y CfbCfb son todos los involucrados en la formación del polo. (Nota, todos los FET capacitancias se quedan aquí para mayor claridad.)
Para mostrar aproximada de cómo funciona esto, poner en algunos valores en un modelo simplificado. RgRg = 1000 Ohmios, RLRL = 2 Ohms, Vdrv-pkVdrv-pk = 5V, VccVcc = 10V, gfsgfs = 5 S.
Aquí está una parcela de VdsVds sobre la aplicación de Vdrv-pkVdrv-pk.
![enter image description here]()
La curva azul es CfbCfb = 100pF, y la púrpura de la curva es CfbCfb = 1000pF. Por supuesto, el cambio de la pérdida será enorme y más grande. También debe mencionarse que la adición de un Molinero comentarios condensador como este va a hacer el circuito más sensibles a dV/dt se enciende.