La tensión y los transistores

Question

Ayer alguno me ayudó mucho desinging un nivel de la palanca de cambios de 3.3 V -> 5V. (aquí)

Al principio pensé que básicamente entender lo que él hizo, pero cuanto más leo, más me parece que mi comprensión de transitors está mal.

Así que si lo entiendo correctamente, usted tiene la corriente que fluye desde la base -> emisor. Si es lo suficientemente actual va a permitir que el flujo de corriente desde el colector -> emisor en una determinada proporción (el factor de ser beta en la hoja de datos). En algún momento el transistor está saturado, lo que significa que la corriente de c->e ya no proportinally aumento, pero ha alcanzado su máximo.

Ahora tengo un par de preguntas yo simplemente no encontrar mucho acerca de.

1. Hace un transistor saturado de resistencia en el C->E de la ruta?
2. En este esquema, ¿por qué es de 5V -> R2 -> Salida no es un trabajo de circuito en sí mismo? Son entradas digitales no conectado a tierra?
3. Por qué conectar la Salida del colector y no el emisor? (emisor -> emisión de algo (actual/señal)?)

Y en términos de Voltaje:

4. Si P1 es saturada y R2 es la única resistencia en el cuircit (suponiendo transisors realmente no tienes resistencia) wouln't R2 causar una 5V Voltagedrop, significa que no hay Tensión más (o menos si hay cosas sucediendo con la corriente a la salida, yo creo que sería un divisor de tensión) en la salida?
5. Lo mismo con R1: como yo lo entiendo actual de los flujos de B->E, es decir, la circut es de 3.3 V -> R1 -> GND. No hay 0V después de R1?
6. ¿Cuál sería la Tensión de estar en el Correo en este esquema?

^{simular este circuito – Esquema creado mediante CircuitLab}

Answer 1

Así que si lo entiendo correctamente, usted tiene la corriente que fluye desde la base -> emisor. Si es lo suficientemente actual va a permitir que el flujo de corriente desde el colector -> emisor en una determinada proporción (el factor de ser beta en la hoja de datos). En algún momento el transistor está saturado, lo que significa que la corriente de c->e ya no proportinally aumento, pero ha alcanzado su máximo.

Que lee correcto!

Hace un transistor saturado de resistencia en el C->E de la ruta?

sí. Esa es su "resistencia". Es normalmente pequeño, pero no puede ser cero para cualquier cosa que no es superconductor! Intervalo de valores típicos de mω para Ohmios.

En este esquema, ¿por qué es de 5V -> R2 -> Salida no es un trabajo de circuito en sí mismo? Son entradas digitales no conectado a tierra?

Si estas salidas de "pull down" o "levantar" las resistencias o son de "alto-z" (es decir. "flotante") depende de la salida.

Sin embargo, tienes razón, cuando el Colector-Emisor resisitivity es muy alto (es decir, no hay corriente de base es la que fluye), entonces este circuito emitirá un "alto" de la señal. Para muchos microcontrolador autobuses, una "alta por defecto" está a la derecha. Para otros, no lo es.

Por qué conectar la Salida del colector y no el emisor? (emisor -> emisión de algo (actual/señal)?)

El emisor en su circuito es constante en el nivel de la tierra, y no hay nada para cambiar eso. Así que no había nada de lo que iba a hacer cuando la alimentación de corriente en la base.

Si P1 es saturada y R2 es la única resistencia en el cuircit (suponiendo transisors realmente no tienes resistencia) wouln't R2 causar una 5V Voltagedrop, significa que no hay Tensión más (o menos si hay cosas sucediendo con la corriente a la salida, yo creo que sería un divisor de tensión) en la salida?

Exactamente esa es la idea: Mediante la inducción de una corriente de base en la Q1, tire hacia abajo de la salida de 5V nivel. (donde estaba antes; ya que no asumen importantes de la actualidad \$I_\text{output}\$ de los flujos en la salida, el voltaje \$U_2\$\$R_2\$\$U_2 = I_\text{output} \cdot R_2 = 0 \cdot R_2 = 0\$, y por lo tanto, la salida es de 5V cuando no fluye corriente en la Q1 de la base, y en (casi) 0V cuando el transistor se satura.

Lo mismo con R1: como yo lo entiendo actual de los flujos de B->E, es decir, la circut es de 3.3 V -> R1 -> GND. No hay 0V después de R1?

Normalmente, la tensión que estamos viendo es la "base-emisor de voltaje en estado". Suele ser un diodo de voltaje hacia adelante – algo parecido a 0,7 V o de 0,2 V o menos, dependiendo del transistor y la corriente de base – a ver \$U_\text{BE}\$ en la hoja de datos.

¿Cuál sería la Tensión de estar en el Correo en este esquema?

Extraña pregunta. Su transistor del emisor está atado a la tierra por lo que es una constante 0V.

Answer 2

1. Tipo de. Es más como una fuente de voltaje de decenas o cientos de mV con algunas series de resistencia, los cuales varían con la corriente de base. Un MOSFET se comporta más como una pura resistencia. Puedes pensar que es aproximadamente como un corto o muy baja resistencia entre C y E.

2. Si se quita el transistor de la salida será de 5V. Cuando el transistor está apagado, éste se comporta así.

3. La corriente fluye de la CE en el sentido de que el emisor de la flecha. Usted puede conectar el colector de 5 v y una resistencia de emisor a tierra, pero el voltaje sería entonces 0V 0V para en y alrededor de 2.6 V a 3.3 V. La razón para esto es que el voltaje de salida resta de Vbe por lo que el transistor nunca saturar a todos.

4. Sí, eso es lo que queremos que ocurra. Tenga en cuenta que este circuito se invierte, de modo 3.3 V en es de 0V, y 0V en es de 5V.

5. Como en el anterior

6. 0V, por definición,

Answer 3

1) \$Rce[\Omega] = Vce_{(sat)}/Ic\$ , siempre clasificado para \$Ic/Ib=10\$ (de 20 a 50 tipos especiales)

• Por lo tanto \$Rb =10*Rc\$ es típico (no = Rc)
• para CMOS por lo tanto de alta y baja frecuencia similar Z durante 1 o 0
  \$Z_{ol}=V_{ol}/I_{ol}\$ , para la práctica de la impedancia del conductor = Z
• pero la hoja de datos de tablas de sólo dar salida baja o hi \$(V_{ol},V_{oh})\$, pero el resultado puede recordar es 100Ω a 50Ω a 25Ω de 5V 3V lógica de familias con una amplia tolerancia por encima de la temp y Vcc. (Históricamente fue mucho más alto y más lento lógica (CD3000 de la familia)

2) se supone terreno común ( con baja inductancia corta cables.)

3) el Coleccionista tiene V la ganancia , el Emisor no. TTL y CMOS push-pull conductores. Así, la lógica de las etapas son inversores y algunos son amortiguada ( =3 etapas, no inv=2 etapas)

4) R2 tiene 0V caer cuando Q=off, yo.e.pull-up= alta = 1 lógico

5) E es un terreno común.