Es allí cualquier VHDL 93 o 2002 código que es incompatible con VHDL 2008?

Question

Es allí cualquier VHDL 93 o 2002 código que es incompatible con VHDL 2008?

En otras palabras, si yo tengo un montón de archivos para mayores vhdl normas, será una simulación de 2008/compilación de funcionar bien?

Reescribirse de manera diferente, ¿hay ALGUNA razón para NO usar el de un simulador/compilador de vhdl 2008 modo?

Answer 1

Además de Martin de la lista, el VHDL-93 estilo de las variables compartidas se han dejado de utilizar, y puede ser convertido en variables de VHDL-2002/2008 tipos protegidos.

Answer 2

En general, VHDL 2008 reutiliza existente palabras reservadas para lograr cosas nuevas (sin deformación de la sintaxis, que aún están en "buenas palabras para su uso" en el contexto).

Hojeando mi copia de "VHDL-2008 - sólo las cosas nuevas" algunas de las posibles colisiones con el código ya existente que he notado son:

• Predefinidos maximum y minimum funciones que pueden chocar con los que se ha definido, aunque me imagino que funcionaría de la misma :)

• Ahora existe la funcionalidad de force y release sobre las señales de anular sus valores de testbenches. Esas palabras pueden chocar con su código

• Nuevas funciones to_string, to_ostring y to_hstring a convertir tipos naturales, octal o hexdecimal cadena. También un justify función.

• Nueva lectura y la escritura de funciones: read, write, oread, owrite, hread, hwrite. También, bread y bwrite y sread y swrite. Y un flush procedimiento. El textio biblioteca gana un tee función.

• El numeric_* paquetes de ganancia find_leftmost y find_rightmost funciones.

• El tipo integer_vector es pre-definidos, pero de nuevo, probablemente significa lo mismo que cualquier tipo que ya había creado. También boolean_vector, real_vector, time_vector

• Un nuevo entorno paquete env que contiene stop y finish procedimientos y un resolution_limit función.

---

La lista de nuevas palabras reservadas en la sección 9.22: context default force parameter release

Y estos PSL palabras reservadas son también reservada en VHDL2008: assert assume assume_guarantee civer fairness property restrict restrict_property sequence strong vmode vprop vunit