Algunas de las ventajas de un dsPIC respecto a los anteriores-arquitectura de Fotos, como el PIC de 16 y 18 familias:
16 bits ancho de datos de rutas y de ALUMINIO, en lugar de hacerlo a las 8.
Capacidad para abordar directamente (las versiones posteriores de ambas arquitecturas extendido en varios desacoplados formas) más datos de la memoria. Un básico PIC de 16 años de direcciones de 128 bytes directamente, 512 con la banca. Los nuevos PIC 16F1xxx han extendido la banca a permitir abordar más datos de la memoria. El PIC 18 de la arquitectura se limita a 4k bytes. El dsPIC arquitectura dirección de 64k bytes o 32 k palabras de 16 bits directamente, aunque, por diversas razones, sólo la mitad de la que está disponible para la memoria RAM en la arquitectura básica. Un esquema de banca en algunos de los modelos posteriores se ha extendido.
Más rápido. El original 30F podría ejecutar en 30 MIPs, con 40 MIPs partes de la norma ahora. La nueva serie E puede ejecutar hasta el 70 MIPs, aunque hay más razones por las que podría estancar a la espera de algo que los anteriores modelos más lento. Son todavía significativamente más rápido en promedio.
Capacidad de DSP. El motor DSP tiene dos de 40 bits acumuladores y la costumbre de hardware para realizar una secuencia de MAC operaciones con matrices una MAC por ciclo de una instrucción (ver a Dave de Tweed de la respuesta). El MAC y las instrucciones relacionadas con la superposición de la matriz de la indización y de terminación del bucle con el real multiplicación-acumulación.
15 de software utilizable de 16 bits "trabajo registros" en lugar de la única de 8 bits W registro de 8 bits del PIC arquitecturas.
Barril de la palanca de cambios.
De un solo ciclo de 16x16 --> 32 bits se multiplican.
El Hardware se divide. 32 div 16 --> 16 bits operación se lleva a 18 ciclos.
Lotes de 3 operandos de instrucciones. Por ejemplo, puede agregar el contenido de dos registros y poner el resultado en una tercera, todo en un solo ciclo. Esto se aplica a la mayoría de las matemáticas, la lógica, y de las operaciones del turno.
En general más regular y simétrica del conjunto de instrucciones.
Vector de interrupciones. El PIC 16 tiene un único vector de interrupción, y el PIC de 18 años tiene dos. En la 16 bits de piezas (PIC 24, dsPIC 30 y 33), cada uno de interrupción de la fuente tiene su propio vector. Esto reduce la latencia en la rutina de interrupción, porque no tiene que gastar ciclos de averiguar lo que la interrupción del servicio.
Esto también permite una mejor arquitectura de software. La rutina de interrupción para un determinado periférico puede ser en el mismo módulo que el otro código que la manipulación periférica, en lugar de tener que tener una rutina de interrupción.
Varias otras ventajas que caen fuera de la más amplia de la arquitectura.
