Leer un Hoja de datos de SPI Flash me encontré con los conceptos de "doble E/S" y "cuádruple E/S". Al principio pensé que "dual I/O" era sinónimo de "full duplex", pero entonces ¿qué es "quad I/O"?
¿Qué es E/S doble y E/S cuádruple, y cómo se comparan con el dúplex y el dúplex completo?
A E/S múltiple El dispositivo SPI es capaz de soportar un mayor ancho de banda o rendimiento de un solo dispositivo. A doble E/S (bus de datos de dos bits) permite duplicar la velocidad de transferencia en comparación con los dispositivos de memoria Flash estándar. A E/S cuádruple (bus de datos de cuatro bits) mejora el rendimiento cuatro veces.
Tarjetas de memoria SD soporte utilizando un bus de 4 bits. Es difícil decir que "no son un dispositivo SPI" ya que la misma tarjeta (en otro momento) puede utilizar el bus SPI estándar de "1 bit".
@BenVoigt Pero este artículo parece (basado en imágenes/diagramas) para sugerir que para soportar SPI multi E/S (SPI dual o Quad SPI(QSPI)), los pines deben ser diseñados para soportar la comunicación bidireccional: totalphase.com/blog/2020/05/
Significa que tiene más líneas serie que comparten las mismas señales de control, o dicho de otro modo, un puerto serie con más de una línea de datos.
Tanto la E/S dual como la E/S cuádruple son semidúplex (explicado en la página 10), porque en la E/S dual ambas líneas se utilizan en paralelo para aumentar el rendimiento manteniendo el mismo número de cables, mientras que en la E/S cuádruple también se utilizan DQ2 y DQ3 como E/S junto con DQ0 y DQ1.
Ten en cuenta que el modo dual-I/O utiliza el mismo número de líneas que el bus SPI normal, evitando la necesidad de pines adicionales en el uC y el diseño de hardware dedicado.
@immibis no necesariamente, porque en un puerto paralelo las dos señales deben ser sincrónicas entre sí, mientras que dos líneas serie pueden transmitir flujos independientes que son combinados por el receptor
Pero el reloj es compartido. Ambas señales están sincronizadas con el reloj, y transitivamente, entre sí.
Hoy en día, la gente lo llama interfaz SPIFI. Se utiliza sobre todo en la interfaz Flash.
Echa un vistazo a la hoja de datos del LPC18xx, capítulo 21 : SPIFI. Enlace : http://www.nxp.com/documents/user_manual/UM10430.pdf
1 Bit SPI : Los datos estarán en 1 línea.
Por ejemplo :- Secuencia de bits 7 6 5 4 3 2 1 0
2 Bit SPI o Dual SPI : Habrá datos en 2 líneas.
Por ejemplo :- Secuencia de bits
Line 1 : 7 5 3 1
Line 2 : 6 4 2 04 Bit SPI o Quad SPI : Habrá datos en 4 líneas.
Por ejemplo :- Secuencia de bits
Line 1 : 7 3
Line 2 : 6 2
Line 3 : 5 1
Line 4 : 4 0
Hey, creo que te faltó ver que el OP ya aceptó la respuesta y además es una pregunta de hace 4 años. Tus puntos ya están cubiertos también.
Ese protocolo se llama SQI (parecido a SPI) que significa Serial Quad I/O Protocol. Puedes enviar la dirección/mando/datos a través de 4 pines en lugar de sólo uno (SPI) y recibir los datos a través de los mismos 4 pines.
Ser half o full duplex es una característica de un sistema de comunicación independientemente del protocolo que se decida utilizar (por supuesto algunos protocolos permiten full-duplex y otros simplemente no).
Efectivamente, la E/S dual y cuádruple no son lo mismo que el full-duplex, simplemente son protocolos diferentes que se pueden utilizar (a veces con el mismo dispositivo). Empezando por SPI (asumo que sabes lo que es) que tiene 1 pin para enviar y luego recibir (lo que significa que el protocolo es half-plex); luego tenemos Dual I/O que usa 2 pines para enviar y el recibir (half-duplex), y finalmente Quad I/O que usa 4 pines para enviar y luego recibir (también half-duplex).
Como ya se ha indicado, algunos dispositivos flash tienen la opción de utilizar dos o cuatro pines para la salida de datos. Otra opción que he visto en al menos un chip flash era utilizar un solo pin, pero con salida de datos en los flancos de subida y bajada del reloj. Esto permitiría una transferencia de doble velocidad en un microcontrolador que pudiera manejar dicho formato de datos, sin requerir ningún pin de datos adicional, por lo que cuatro relojes darían salida a cada byte de datos en un pin. No conozco ningún controlador que soporte tal característica, aunque tampoco conozco ninguno que soporte el uso de dos o cuatro cables de datos.
I-Ciencias es una comunidad de estudiantes y amantes de la ciencia en la que puedes resolver tus problemas y dudas.
Puedes consultar las preguntas de otros usuarios, hacer tus propias preguntas o resolver las de los demás.
1 votos
Por ejemplo, el Zynq PS (Cortex A9) tiene un controlador QSPI y se conecta en una placa Zed a una flash NOR de serie de 4 bits (quad-SPI). El Spansion S25FL256S