Por qué LDO reguladores tienen tan gran caída de tensión?

Question

Me pregunto, ¿por qué LDO de los reguladores lineales no usar MOSFETs como principal componente a ser capaz de tener un mínimo de deserción=0 (bueno, dependiendo de la actual, que debe ser todavía pocos mV)?

O puede uno esperar a construir 0-deserción escolar regulador basado en el MOSFET y del amplificador operacional?

Answer 1

No son los reguladores de la deserción cerca de 0 mv. Ver figura 5 en la página 6:
http://focus.ti.com/lit/ds/symlink/tps73101.pdf

Otro ejemplo es: http://cds.linear.com/docs/Datasheet/1844fa.pdf

El problema con los reguladores en baja deserción es que en ese regiones que han mierda parámetros (línea/regulación de la carga y PSR)

En cuanto a la parte de si es posible construir regulador con op-amp y discreto dispositivo mos - sí es posible. Usted tendrá que utilizar el pmos y cuidar de estabilidad (no es fácil hacer el bucle de retroalimentación estable en dicha configuración).

Answer 2

Si quieres un super-baja LDO, se necesita un dispositivo con una extremadamente baja de entrada-salida de voltaje de saturación (es decir, un FET) y alguna forma de tener el control de la tensión superior a la de entrada.

El uso de un BJT siempre va a limitar a la $V_{CE}$ voltaje de saturación, además de necesitar de base suficiente corriente para asegurarse de que el transistor estará en plena cuando es necesario. También, el $V_{BE}$ voltaje tiene que ser tomado en cuenta. Si la base es de 1V por debajo del colector, a continuación, el emisor tiene que ser más de 1V + $V_{BE}$ inferior.

Si usted está usando un canal N FET a medida que la serie pase elemento, usted necesita para llegar a la puerta lo suficientemente alto por encima de la fuente de la FET para llevar a cabo plenamente. Muchos lógica-nivel de Fet necesita más de un voltio. Muchos Fet con buena $R_{DS(on)}$ necesita aún más que eso. Si puedes atar la puerta a la tensión de entrada, por ejemplo, usted puede esperar que el $V_{GS}$ de la tensión de umbral será disminuido a través de los MOSFET, lo que es una 'pérdida' LDO como por su pregunta de definición.

Una discreta LDO el uso de un FET y un controlador capaz de encender el MOSFET (es decir, una mayor voltaje de la puerta de la tensión de entrada) le permitirá hacer un LDO que sólo tienen una serie de $R_{DS(on)}$ pérdida, teóricamente. Pero, de nuevo, si usted ya tiene una mayor carril disponible, ¿por qué no usarlo como el regulador de entrada y dejar de preocuparse por la super-baja LDO?

Answer 3

Algunos LDOs uso externo MOSFET:

http://www.micrel.com/page.do?page=/product-info/products/mic5156.shtml

Answer 4

He diseñado un discreto LDO lineal reg circuito que utiliza un mosfet de canal n para hacer un voltaje negativo Esto fue hace 22 años y lo publiqué en una electronics mag establecido para la carga de las baterías SLA a 13.8 Voltios miles fueron construidas en una u otra forma y no he tenido problemas de estabilidad de Este viejo circuito sencillo que se puede configurar con un p canal de fet y bajos voltajes de salida y en estos días, la caída sería limitado por la baja mosfet en la resistencia de componentes SMD significa que discretos no es una sanción, ASÍ que yo sé que realmente baja caída es ahora posible