Me refiero a lo siguiente AppNote de TI. ¿Para qué sirven los transistores Q3 y Q2? ¿Es para apagar el PFET cuando el controlador no lo enciende?
Gracias AJ
No estoy seguro, pero parece que están acostumbrados a apagar la Q1 rápidamente. Siga mi razonamiento y vea si tiene sentido para usted.
En primer lugar, debe consultar el Hoja de datos del chip controlador BQ2031 . Describe el funcionamiento del chip y dice que su pin MOD es la salida PWM que permite controlar el ciclo de carga a través de (en última instancia) Q1.
En la página 10 verás la fórmula de la frecuencia de funcionamiento, que dependerá del valor de C12 (ver esquema completo en la nota de aplicación): 1000pF=1nF fija la frecuencia en 100kHz, es decir, un periodo de 10us. Esto es importante porque a esa frecuencia C4 se puede considerar un cortocircuito: de hecho cuando MOD es LOW y Q4+Q5 están apagados C4 se carga a través de R4, la base de Q2, R6 y R21 (luego llegamos a la salida que está a tierra para la señal): un total de ~40kOhm. Esto hace una constante de tiempo RC de C4 x 40kOhm = ~ 40us, mucho más larga que el periodo PWM (la descarga sigue un camino diferente, pero la resistencia vista por C4 es similar).
Por lo tanto, podemos considerar que C4 es un cortocircuito para la señal PWM. Así podemos ver que Q2 y Q3 tienen una función complementaria respecto a Q4+Q5: estos últimos encienden Q1 conmutando su puerta a tierra, mientras que Q2+Q3 apagan Q1 conmutando su puerta a "+" (y descargando su capacitancia de puerta rápidamente).
El hecho de que Q2 y Q3 tengan los mismos números de pieza que Q5 y Q4 (respectivamente) puede considerarse una pista de su acción complementaria.
¡Gracias por la explicación detallada, estaba en el camino correcto, en su mayor parte! D2 es un Zener de 15V, ¿significa eso que la tensión mínima aplicada a la puerta de Q1 sería de 15V? Quiero implementar este cargador en una aplicación que acepte hasta 48V DC en VIN. La mayoría de los FETs sólo pueden tolerar +-20V de Puerta a Fuente.
Según Ficha técnica de MTP23P06V Vgs está limitado a +-15V (continuos), así que probablemente ese Zener está ahí para evitar daños a Q1 en caso de algunos picos. El uso de ese circuito hasta 48V implica un rediseño general muy probablemente.
En conjunto, la red de Q2, Q3, Q4, Q5, R4, R6, R7, R8, R22, C4 y D2 son lo que se llama un circuito de accionamiento de la puerta . El propósito de este circuito es evidente en su nombre; en este caso es conmutar el PFET Q1 controlando la carga y descarga de su capacitancia puerta-fuente. Tanto Q2/Q3 como Q4/Q5 están conectados como un Pareja Sziklai para conseguir una mayor ganancia de corriente. (Cuanto más alta sea la capacidad de suministro y de disipación de corriente, más rápido podrá cargar y descargar los Cgs del FET).
El par Q4/Q5 actúa para encender el FET (carga Cgs), y Q2/Q3 actúan para apagar el FET (descarga Cgs).
Gracias por señalar el nombre del circuito, eso sin duda facilita la investigación. Tal vez usted puede comprobar mi comentario en @LorenzoDonati post con respecto a los voltajes permitidos?
Bueno... Q2/Q3 son en realidad pares Sziklai. Al igual que Q4/Q5, aunque no es un ejemplo tan topológicamente puro.
I-Ciencias es una comunidad de estudiantes y amantes de la ciencia en la que puedes resolver tus problemas y dudas.
Puedes consultar las preguntas de otros usuarios, hacer tus propias preguntas o resolver las de los demás.
