Diferencias precisas entre los procesos DRAM y CMOS

Question

Hay un par de preguntas que mencionan la diferencia entre los procesos CMOS estándar y la fabricación de DRAM:

¿Por qué los microcontroladores tienen tan poca RAM?

¿Cómo se integra la lógica en el proceso de la DRAM mientras se fabrica la SDRAM?

¿Qué diferencias son exactamente, o se trata de un secreto comercial? Me gustaría que alguien con un conocimiento general de alto nivel del proceso litográfico me diera una respuesta detallada.

Answer 1

Aquí hay un documento (ligeramente fechado) que analiza las diferencias: http://www.ece.neu.edu/faculty/ybk/publication/ASSESSING_MERDRAM_ELSEVIER.pdf

Básicamente, se reduce a unas cuantas diferencias importantes.

1. Corriente de fuga. Los transistores de paso de las celdas de la DRAM deben tener una corriente de fuga extremadamente baja, ya que, de lo contrario, la corriente de fuga afectará tan rápidamente a los bits almacenados en la celda que los datos se perderán entre los ciclos de refresco. Una de las técnicas utilizadas es la polarización del sustrato: el "grueso" de la oblea se mantiene a un voltaje distinto de cero para cambiar el rendimiento del transistor. En el caso de la lógica, se desea que el sustrato esté a 0V para obtener el mejor rendimiento (mayor velocidad). El documento indica que construir una DRAM en un proceso lógico de 0,5 um daría lugar a un ciclo de actualización 20 veces más frecuente de lo que sería necesario para un proceso de DRAM. La mayor frecuencia de refresco provocará un mayor consumo de energía y puede causar retrasos en el acceso a la memoria.

2. Tensiones de umbral. Se necesitan tensiones de umbral elevadas para reducir la corriente de fuga. Sin embargo, los transistores de alta tensión de umbral son más lentos en conmutar, ya que la tensión de entrada tiene que subir más antes de que el transistor conmute, lo que requiere más tiempo. La tensión de umbral puede ajustarse aplicando un sesgo al sustrato o aumentando la concentración de dopante. El documento afirma que los voltajes umbral del proceso DRAM son aproximadamente un 40% más altos que los voltajes umbral del proceso lógico. Es posible dopar distintos transistores en cantidades diferentes, pero esto aumenta la complejidad del proceso.

3. Interconexiones en el chip. Los diseños de DRAM son muy regulares e implican muchos cables paralelos con relativamente pocos cruces. Los diseños lógicos requieren mucha más complejidad. Por ello, los procesos de las DRAM no admiten tantas capas metálicas como los procesos lógicos. La superficie de una DRAM también es muy irregular debido a la construcción de las celdas de la DRAM, lo que limita el número de capas metálicas que pueden utilizarse. Los diseños lógicos son mucho más planos y se utilizan técnicas de planarización (pulido muy fino) para aplanar (planarizar) cada capa antes de construir la siguiente. Los procesos DRAM suelen admitir unas 4 capas metálicas, mientras que los procesos lógicos admiten más de 7 u 8. El estado actual de la lógica es de 13 a 14 capas metálicas.

4. Otras cuestiones. Las fugas de las celdas DRAM deben mantenerse muy bajas para conservar la carga en los condensadores de las celdas. Los condensadores también deben ser muy eficientes en cuanto a superficie, lo que no es fácil de conseguir con los condensadores de silicio. Los procesos DRAM utilizan un proceso bastante especializado para construir los condensadores que no está disponible en los procesos lógicos normales.

TL;DR: Los procesos DRAM producen una lógica lenta, los procesos lógicos producen una DRAM con fugas. Las principales diferencias de proceso son el número de capas metálicas, el dopaje de los transistores, la construcción de los condensadores y la polarización del sustrato.