AVR: overclocking ADC

Question

Esta es una cita de ATmega32 hoja de datos:

By default, the successive approximation circuitry requires an input clock frequency between
50kHz and 200kHz to get maximum resolution. If a lower resolution than 10 bits is needed, the
input clock frequency to the ADC can be higher than 200kHz to get a higher sample rate.

Estoy planeando usar 8 bits de ADC. La pregunta es: ¿cuánto más alto de 200kHz puedo ir? No he podido encontrar ninguna información sobre esto en la hoja de datos. ¿Es posible utilizar un preescalador de 64 o 32 y por lo tanto ejecutar el ADC a 250kHz o 500kHz respectivamente sin errores de conversión cuando el uC está funcionando a 16MHz? ¿Y cuáles son las posibles consecuencias de ejecutar el ADC fuera de las especificaciones?

Answer 1

La frecuencia máxima del ADC está especificada en 1MHz.

El problema real no es exactamente el ADC en sí, sino el dispositivo de muestreo y retención, que en los 2 primeros relojes del ADC tiene que obtener una muestra de la tensión de entrada.

Cuando estos 2 relojes son dos cortos, el condensador de almacenamiento del S/H no es capaz de seguir la señal de entrada con suficiente precisión.

BTW, por eso también hay una frecuencia mínima. En este caso, el enorme tiempo de conversión permite que el condensador de almacenamiento se descargue durante la conversión.

Con un reloj de 1MHz, obtendrá un tiempo de conversión de 13us o aproximadamente 77ksps. Con un reloj de 200kHz - 15ksps.