36 votos

¿Cómo consiguen los osciloscopios digitales una frecuencia de muestreo tan alta?

Desde el punto de vista de la captación de datos, ¿cómo se consigue esto? Si quisiera implementar un dispositivo digital casero para capturar señales analógicas de alta frecuencia, ¿cuáles son mis opciones? Hasta ahora, sólo se me han ocurrido algunas ideas de diseño bastante inútiles.

Utilizando un microprocesador PIC, la velocidad de muestreo A/D en una serie 18f creo que es del orden de 1Mhz con una precisión de 10 bits si no me equivoco (?) Y no puedo imaginar que los chips A/D dedicados sean mucho mejores, ¿cómo consiguen los visores modernos frecuencias en los GHz?

8 votos

Normalmente se utilizan FPGAs o algún otro procesador para poder manejar tantos datos de un ADC externo. No hay manera de que un PIC sea capaz de manejarlo.

0 votos

Gracias por las respuestas y comentarios de todos, elegir el mejor fue difícil, ¡todos combinados respondieron muy bien a mi pregunta!

18voto

lillq Puntos 4161

Supongo que utilizan ADCs Flash . Estos tienen la ventaja de que la conversión es inmediata, mientras que los ADC de aproximación sucesiva (SA), como los utilizados en la mayoría de los microcontroladores, realizan un algoritmo que requiere una serie de pasos. Una desventaja de los ADCs Flash es que son bastante pesados en hardware (un ADC de 8 bits tiene 255 comparadores), pero la mayoría de los osciloscopios no tienen una resolución muy alta. (Los osciloscopios analógicos suelen tener una precisión del 3%, lo que se traduce en 5 bits).

0 votos

Otro enfoque que he leído es hacer un cruce entre un ADC flash y uno de aproximación sucesiva. Una vez se puede conseguir una conversión de 10 bits utilizando un ADC flash de 6 bits y un DAC de 6 bits; el ADC flash se utiliza primero para dividir el rango de entrada en 64 subrangos, tras lo cual el DAC establece el rango de voltaje analógico del DAC en la parte superior e inferior del rango en el que se encuentra (en teoría se podría hacer una conversión de 12 bits de esa manera, pero conseguir cosas tan precisas sería difícil), por lo que IIRC los fabricantes utilizan un bit más en el ADC flash de lo que teóricamente sería necesario.

0 votos

Otro enfoque que sería posible, aunque no sé si alguien lo utiliza, sería diseñar un chip con múltiples ADCs más lentos en él y hacer que muestreen la entrada a intervalos. Uno podría querer 500.000.000 de conversiones/segundo, pero probablemente no necesitaría obtener ninguna conversión en particular dentro de los 2ns de la llegada de la señal; un chip con 10 ADCs cada uno de los cuales tomara 20ns para una conversión funcionaría bien podría ser más fácil de construir que uno que pudiera hacer una sola conversión en 2ns. Sin embargo, no estoy seguro de que se utilice mucho este enfoque.

13voto

Rodney Amato Puntos 908

El DSO de nivel básico Rigol 1052E (el que yo tengo y con capacidad de 100 MHz con cambio de software) utiliza un AD9288 de Analog Devices. Este es un ADC de doble canal con salidas paralelas de 8 bits y muestras a 40 o 100 millones de muestras por segundo (dependiendo del grado de velocidad del chip). Aunque el Rigol es un 1 Gigamuestra por segundo, así que no estoy seguro de si están multiplexando estos o qué es exactamente lo que les da 10 veces las muestras del chip único.

El AD9288 tiene un convertidor de tipo pipeline de bit por etapa para los 5 bits MSB y utiliza un flash de 3 bits para los 3 LSB finales. Esto tiene sentido, ya que la magnitud más alta debería ser más fácil de convertir rápidamente con las tuberías. A medida que la velocidad de su ADC aumenta, el número de bits muestreados a través de la conversión flash aumentará, como dijo steven.

11 votos

Tienen 5x de estos chips (overclocking ellos overspec a 100Mhz), y hacen la conmutación precisa a través de CPLD, donde se puede recortar los retrasos hasta picosegundos.

1 votos

Eso tiene sentido. Es capaz de 1 Gs/s con un solo canal, utilizando 5x2 canales para 10 muestras de desplazamiento. Cuando se pasa a un canal doble, se reduce a 2x 500Ms/s y cada canal recibe 1/2 de cada uno de los 5 chips.

9voto

Avner Puntos 2065

Los fabricantes de osciloscopios se anuncian con una "frecuencia de muestreo equivalente". Esto NO es una tasa de muestreo en vivo. Se trata de una tasa de muestreo realizada mediante el uso de muestras de múltiples períodos, y tomando muestras en diferentes momentos de la señal. Combinando esto, se obtiene una "tasa de muestreo equivalente" más alta. Así que si tienes ADCs de 100MSPS y haces esto 10 veces (¡muy mal!) , obtienes 1GSPS.

Esto es malo porque asume que su señal es periódica, lo que no es todo el tiempo.

Lo importante de un osciloscopio es la frecuencia de muestreo de "disparo único". También es una funcionalidad que probablemente utilizará (capturar una respuesta escalonada, por ejemplo), o echar un vistazo de cerca a una forma de onda que no baila. Da una indicación de lo que es capaz el hardware, no 'pulido' por el software. El hardware puede intercalarse, es decir, utilizar varios ADC de alta velocidad y programar las señales de "inicio de conversión" en el momento adecuado. Esta es también la razón por la que algunos osciloscopios tendrán una mayor velocidad de muestreo en modo de un solo canal que en el de dos. La típica serie PIC18 sólo tiene un convertidor ADC, pero múltiples canales (realizados con un MUX analógico).

Además, los chips ADC dedicados pueden ser mucho, mucho más rápido. 100MSPS no es demasiado difícil de encontrar. Echa un vistazo aquí, National los anuncia como de ultra alta velocidad. No sé cómo funcionan exactamente, veo que los de 3GSPS ya usan intercalación interna.

http://www.national.com/en/adc/ultra_high_speed_adc.html

0 votos

Esto merece más votos: los DSO permiten al departamento de marketing demasiada creatividad con las especificaciones en comparación con los visores analógicos.

4 votos

Los económicos osciloscopios actuales de 1 GS/s realmente muestrean en tiempo real a esa velocidad, en modo de canal único - las otras respuestas explican cómo se consigue utilizando varios ADCs escalonados en fase con un ancho de banda de muestreo y retención muy superior a su velocidad de conversión.

0 votos

No creo que haya tanta creatividad con las especificaciones como implica esta respuesta. Rigol, por poner sólo un ejemplo, no anuncia en absoluto la "frecuencia de muestreo equivalente" en sus telescopios de gama baja porque ni siquiera tienen un muestreo en tiempo equivalente; tienen muy claro que las tarifas que dan son en tiempo real, y se comparan con las tarifas en tiempo real de los ámbitos de la competencia.

9voto

Chris AtLee Puntos 3656

Jodes, tu comentario dice que tienes la respuesta, pero hay mucho más en la solución que los ADCs Flash. Echa un vistazo a la nota de aplicación de Agilent, " Técnicas para conseguir anchos de banda de osciloscopio superiores a 16 GHz ." Yo solía trabajar en ese campus (pero no pretendo tener una experiencia detallada del alcance). Agilent, en Colorado Springs, es el centro mundial de conocimientos relacionados con el procesamiento de señales a varios gigahercios. Trabajaron en una solución de 32GHz para años y que acaba de empezar a distribuirse el año pasado. Las sondas activas y la microelectrónica que realiza el procesamiento de la señal son extremadamente sofisticadas. Consulte toda la biblioteca de documentos relacionados con el osciloscopio de alto rendimiento Infiniium 90000 X-Series de Agilent. Búscalo en Google -- la URL es fea y no estoy seguro de que ofrezcan un enlace permanente a la página de la biblioteca. También puedes echar un vistazo a las patentes relacionadas.

0 votos

9 años después, Keysight Technologies continúa con los osciloscopios Agilent. Su última especificación es de 110 GHz. Dicen que sigue siendo el más rápido. Lo mismo ocurre con el dominio de la frecuencia.

8voto

Bruno Bronosky Puntos 2469

El Rigol 1052E mencionado por Joe es un gran ejemplo de cómo hacer esto de manera eficiente y barata. Utiliza un montón de ADCs independientes, todos ellos con una tasa de muestreo más lenta, y los sincroniza fuera de fase entre sí. De esta manera, las muestras se extraen de cada ADC por turnos al estilo round-robin.

Obviamente, la sincronización tiene que ser extraordinariamente precisa para hacerlo de esta manera, y parece que el 1025E utiliza un PLD para hacer precisamente eso - y dado que la misma placa también tiene una FPGA asociada al procesamiento de la señal entrante, parece que el PLD (que es mucho menos potente pero con un enrutamiento interno más predecible) se añadió por su capacidad de generar y procesar señales con una temporización muy precisa.

i-Ciencias.com

I-Ciencias es una comunidad de estudiantes y amantes de la ciencia en la que puedes resolver tus problemas y dudas.
Puedes consultar las preguntas de otros usuarios, hacer tus propias preguntas o resolver las de los demás.

Powered by:

X