Esta es una continuación directa de esta pregunta. Así que aquí está mi diseño, ¿qué piensa usted acerca de la microcontrolador lado?
EDIT: basado en Armandas respuesta, ahora estoy bajo la impresión de que el microcontrolador diseño es lo suficientemente bueno. Yo todavía estaría muy interesado si alguien tiene más que decir sobre lo bueno que es esto en términos de mantener el ruido digital de fuga a la analógica lado, esencialmente mi punto 4. a continuación. Por supuesto, cualquier comentario sobre el microcontrolador lado son bienvenidos, también.
La pila es
- ARRIBA: señal de
- GND: tierra firme plano, sin cortes o pistas en cualquier lugar
- PWR: poder
- BOT: señal de
Parte SUPERIOR (rojo) y PWR (púrpura) capas, con la parte superior de la serigrafía [ver actualización al final]
BOT (verde), con la parte superior de la serigrafía para la comparación de más arriba
El analógico/digital split (lógicamente, el plano de tierra es sólida) está a la izquierda/a la derecha aquí. De alimentación (+3.3 digital, Dac y Une, \$\pm15\$ analógico) entra en la esquina inferior izquierda, las tres tapas que hay 47uf embalse de tapas. Una cuenta de ferrita (FB101) separa el +3.3 V pistas para el DAC y Une de la uC en el poder. La uC está en la esquina superior izquierda y el avión bajo en la parte SUPERIOR es local a tierra, conectado a GND con el a través de cerca de C720.
La uC es un STM32F103VF, y me voy a correr en 72MHz. El cristal es de 8MHz. A la derecha de la uC es la sección marcada "Control 1", que contiene dos Dac y un multiplexor, la multiplexación de la salida de la uC interna de DAC1. En la parte inferior derecha es otro multiplexor cerca de "Control 2", la multiplexación de la uC DAC2. Las pistas de tomar las señales de la uC del Dac a un amplificador operacional que los búferes de ellos (UREF1) antes de ir a los multiplexores son las dos pistas que van desde las vias sólo a la parte superior derecha de C712. El Dac están conectados con un bus SPI, que sale de la esquina superior derecha de la uC.
El Dac y multiplexores de generar las señales de control para el sonido analógico de los generadores a la derecha (en su mayoría no se muestra), no de audio directamente. Sin embargo, yo esperaría significativas digital de la interferencia en ellos a ser también audible en el sonido generado, que sería malo. Estoy buscando una \$1\$kHz tasa de control, lo que significa que la forma 8 multiplexores de obtener los nuevos valores de la muestra a una velocidad de \$8\$kHz.
Otras pistas de salir de la uC son:
- la dirección selecciona y habilita para la Une, desde la parte superior de la uC para MUX1, y el lado derecho para MUX2.
- Señales PWM, que va a la resistencia de la matriz de RR901. Esto es algo que estoy probando, fundamentalmente de la generación de formas de onda mediante la combinación de formas de onda PWM en ciertas maneras. Si esto no funciona, o demasiado ruido fugas a través de este camino, que está bien, voy a dejarlo en la próxima revisión. Me imagino esencialmente ningún tipo de ruido, filtraciones a través de este camino si dejo RR901?
- un ADC señal que viene desde el final de salida de audio (no se muestra) al pin 26 en el lado inferior derecho de la uC. Este es utilizado para la calibración de ciertas características de la analógica lado, de modo que siempre que se da una efectiva 10 bits de precisión que todo está bien (es un ADC de 12 bits).
- En el plano de alimentación, DAC/ADC de referencia viene de UREF1 (realmente no necesita una referencia específica de tensión, pero necesito tener una exacta comparación con lo que la potencia máxima de la Dac).
- GPIOs ir a algunas de las resistencias entre el digital y el analógico secciones (por ejemplo, R713 y R710) cambiar varias cosas en la sección analógica de encendido y apagado. La R es acompañado con C a intentar filtrar cualquier ruido digital de la universidad de california, ver a esta pregunta.
- por último, la red de RC R715, R716, C709 filtro y atenuar la salida de un GPIO, utilizada como un paso de entrada a un VCF (no se muestra) para la calibración.
Algunos puntos específicos en los que me gustaría conocer:
- Es el cristal lo suficientemente cerca, y se encamina bien? Tuve que poner el de la uC analógica sección de desacoplamiento de tapas entre el cristal y la universidad de california, ya que es donde están los pines.
- C715 es la disociación entre la tapa para VDDA. Tenga en cuenta que en el fin de conectar la disociación entre la tapa C717 para Vref+, Vref - bien, he tenido a ruta VDD a C715 con una larga pista que serpentea alrededor de C717. Es esto malo?
- VREF - y VSSA ir directamente a global suelo, como el lado de tierra de la disociación de las gorras para VREF+ y VDDA. Esto es de acuerdo a lo Olin dicho en la anterior pregunta, así que supongo que ahora debe estar ok?
- A qué se parece esto hay una posibilidad de un razonablemente limpia de salida del Dac? Yo estoy esperando alrededor de 12 bits eficaz de la señal-a-ruido. La uC Dac son de 12 bits, el externo de 16 bits para el prototipo (hay un pinout compatible de 12 bits versión, por lo que siempre se puede ver más adelante).
Otros comentarios o sugerencias también son muy bienvenidos, como no soy un profesional de la EE, así que yo también podría hacer errores tontos aquí :)
Actualización:
Voy a recoger la versión más reciente de acuerdo a las sugerencias aquí.
Los cambios en la capa superior de acuerdo a Armandas sugerencias:
- intercambiar el orden de C715 y C717
- aumente la separación de la parte superior plano de alimentación de 6 a 9 mil (más grande y que el avión no se fluyen a través de los pines, dejando por ejemplo C712 suelo desconectado)
La parte SUPERIOR v2
