Sé que un MOSFET es un dispositivo terminal, pero casi todos los MOSFET se puede comprar, tiene su bulto/cuerpo/sustrato internamente conectado a la fuente. ¿Por qué es esto? Esto hace que sea un inconveniente para su uso en ciertos tipos de circuito, por ejemplo cuando breadboarding básicos de diseño de IC (para propósitos educativos), en la cual todo el cuerpo terminales están conectados a VCC o a tierra. Son discretas 4-terminal de MOSFETs no es útil? O hay alguna manera fácil de simular con un par 3-terminal de MOSFETs?
Respuestas
¿Demasiados anuncios?
Alex Andronov
Puntos
178
Aunque el Fet en un chip monolítico son simétricas, muchos discretos Fet tiene una estructura muy distinta, que trata de maximizar la superficie utilizable así como también la fuente/de drenaje de la conectividad. La mayor parte del sustrato de la conexión de un transistor o chip tiene excelentes actual-capacidad de manejo, y si uno fuera el diseño de un NMOS LSI chip en el que cada transistor se necesita para que tenga su origen o drenaje atado a un punto común, el rendimiento sería probablemente optimizado por tener el sustrato servir como fuente o sumidero de todos los transistores. La mayoría de los chips, sin embargo, la mayor parte de uso de la conexión de una base común, perdiendo su actual-habilidades de manejo, pero permitiendo la fuente y conexiones de drenaje de cada transistor para ser independiente.
Un típico "discretos" MOSFET en el hecho de ser no un transistor, pero decenas o cientos de transistores en paralelo. Debido a que todos los transistores que se supone que tienen sus desagües atados juntos, utilizando el sustrato como el drenaje no causan los mismos problemas de diseño como lo haría en un chip LSI. Desde el sustrato puede ser muy bien sólidamente conectado a un fuera de la terminal, un diseño tanto para mejorar el drenaje de la conductividad, y también elimina la necesidad de usar la parte superior del lado del metal para la conexión de drenaje, por lo tanto permitiendo el uso de más de metal para conectar las fuentes. Desafortunadamente, si los transistores son dispuestos de manera que todas sus fuentes de formar una "malla" (bueno para la conectividad), que va a dejar a sus bases como islas aisladas. Aunque sería posible ejecutar los rieles para conectar todas las bases juntos, haciendo lo que requeriría o bien la subdivisión de la fuente conectada metal en muchas tiras (la degradación del rendimiento) o añadir un extra de la capa de metal y un extra de capa aislante (aumentando significativamente el costo). Debido a que cada sección de base tiene la capa de metal para la conexión de la fuente de sentarse directamente sobre él, es mucho más fácil simplemente de tener las bases así como las fuentes conectarse a que.
krgrant
Puntos
11
Esto es así porque si usted opera un MOSFET como se hace normalmente (el cuerpo del diodo en polarización inversa) no hay ninguna diferencia si la mayor parte se encuentra conectado a la Fuente o a un voltaje que es aún más negativo (canal N) respectitively más positiva (P-canal) de la Fuente.
Si usted quiere construir su propia lógica puertas, transmisión de puertas, etc. con solo N - y P-canal del MOSFET de la CMOS IC 4007 es probablemente lo que usted está buscando, pero no todos los de la 6 MOSFETs incluido puede ser conectado completamente al azar (un P-/N-par de canales está configurado como inversor, una pareja está parcialmente conectado a V+ y GND; sólo un par es completamente gratis).
Aquí están algunos ejemplos.
user13107
Puntos
313
Es probable que los fabricantes no quieren usar una más caro (paquete de 4 pines vs 3) para un modo de funcionamiento que ha disminuido el rendimiento (puerta posterior efecto) que muy pocas personas van a utilizar.
Me pregunta, incluso la validez de la preocupación acerca de este detalle cuando cualquier discreto transistor es tan lejanas en el rendimiento de un chip de transistor como para que las comparaciones de rendimiento discutible. Sólo tiene que llamar a una cosa más que añadir a la lista de diferencias y utilizar esto como una experiencia de aprendizaje.
sonic012
Puntos
1
no hay ninguna diferencia si la mayor parte se encuentra conectado a la Fuente o a un voltaje de ..." no es absolutamente cierto. No es la parte de atrás backgate efecto en el que la mayor parte modula el canal de la parte trasera. Es la razón por la que NMOS en un P-Sustrato utilizado en un seguidor de emisor, siempre le dan una ganancia de 0.8 en lugar de 1.0. – marcador de posición 4 Nov '14 a las 15:33
@marcador: Ok, digamos que en la mayoría de las aplicaciones no hay diferencia... (como me dijo que la "normalidad"). – Cuajada 4 Nov '14 a las 15:42
@marcador: supongo que te refieres fuente seguidor (en lugar de seguidor de emisor) de Cuajada 4 Nov '14 a las 15:45
Sí, la fuente no emisor ... Y en todos los casos se manifiesta y se nota. Tan normal es cuando el cuerpo está presente el efecto. Sólo FD-SOI transistores no tienen este efecto (pero ellos tienen otros problemas) – marcador de posición 4 Nov '14 a las 15:49
...pero no en todos los casos es importante en absoluto; como en los ejemplos que he enlazado y para los fines que puedo asumir que el OP va a usar. – Cuajada 4 Nov '14 a las 15:57
Ustedes se lo pierden. Seguro que hay una diferencia de rendimiento debido al efecto de cuerpo. Pero funcionalmente hablando, el sustrato debe ser la parte más negativa de voltaje en el circuito de NMOS y el más positivo de voltaje en el circuito de PMOS. De lo contrario, el PN de unión entre la fuente de sustrato o de drenaje del sustrato de tensión puede convertirse en diagonal hacia adelante PN de unión y no tienen un buen funcionamiento de la FET.
Y si se le ata el cuerpo de la fuente, y desea utilizar el NFET, por ejemplo, un muestreo de cambiar, bueno lo que si el desagüe de voltaje pasa inferior a la tensión de la fuente? OOPS? Cuando el cuerpo está conectado a la fuente, no se puede permitir el drenaje de voltaje caiga por debajo de la tensión de la fuente. O su adiós de la FET y hola diodo.
