Estoy tratando de entender por qué ciertas caché de CPU recuerdos son más rápidos que otros. Al comparar la memoria caché a algo así como la memoria principal, hay diferencias en el tipo de memoria (SRAM vs DRAM), y la localidad de problemas (en el chip vs tener que atravesar un bus de memoria) que pueden afectar las velocidades de acceso. Pero la L1 y la L2 son generalmente en el mismo chip, o al menos en el mismo die, y creo que son el mismo tipo de memoria. Entonces, ¿por qué L1 más rápido?
Respuestas
¿Demasiados anuncios?
No, no son el mismo tipo de RAM, a pesar de que está en el mismo chip que utiliza el mismo proceso de fabricación.
De todas las memorias caché, caché L1 necesita tener un rápido tiempo de acceso (la latencia más baja), y la cantidad de capacidad que se debe tener con el fin de proporcionar una adecuada "hit" de la tasa. Por lo tanto, es construido usando más grande de transistores y más amplio de los rieles, el comercio de espacio y energía para la velocidad. El alto nivel de los cachés de la necesidad de tener mayor capacidad, pero puede permitirse el lujo de ser más lento, por lo que el uso de pequeños transistores que se llena con más fuerza.
eaolson
Puntos
4538
L1 es generalmente utilizado como un dispositivo de almacenamiento para decodifica las instrucciones, mientras que L2 es un general de caché para un solo núcleo. La parte inferior de la caché de menor tamaño y más rápido de lo normal. Como una regla básica para procesadores de PC:
Caché L1: 2-3 ciclo de reloj de acceso
La Caché L2: ~10 ciclo de reloj de acceso
Caché L3: ~20-30 ciclo de reloj de acceso
El diseño de la caché L1 debe ser el de maximizar la tasa de éxito (la probabilidad de la dirección de instrucción o de direcciones de datos están en la memoria caché), manteniendo la caché de latencia tan baja como sea posible. Intel utiliza una caché L1 con una latencia de 3 ciclos. La memoria caché L2 compartida entre uno o más cachés L1 y es a menudo mucho más grande. Mientras que la caché L1 está diseñado para maximizar la tasa de aciertos de la caché L2 está diseñado para minimizar la señorita de la pena (la demora en que se incurre cuando un L1 miss sucede). Para los chips que tienen cachés L3, el propósito es específico para el diseño del chip. Para Intel, cachés L3 primero hicieron su aparición en 4 modo multi-sistemas de procesador (Pentium 4 Xeon MP procesadores) en 2002. Almacena en caché L3 en este sentido enormemente reducido las demoras en múltiples entornos de hilos y se quitó un peso de la FSB. En el momento, cachés L3 todavía estaban dedicadas a cada uno de un solo núcleo de procesador hasta Intel Dual-Core Xeon procesadores disponible en el mercado en 2006. En 2009, L3 cachés se convirtió en un pilar de la Nehalem de microprocesadores en el escritorio y multi-servidor de socket de sistemas.
Cita de origen aquí de "Pinhedd la respuesta.
nakajima
Puntos
1266
Aparte de las inherentes características de rendimiento, de la localidad también tiene un papel (L1 está más cerca de la CPU). De acuerdo a Lo que todo programador debería saber acerca de la memoria:
Es interesante notar que para el on-die, caché L2 de una gran parte (probablemente la mayoría) de que el tiempo de acceso es causada por cable retrasos. Esta es una limitación física que sólo puede empeorar con el aumento de tamaño de la caché. Sólo el proceso de reducción (por ejemplo, pasar de 60nm de Merom a 45nm para Penryn de Intel de línea) puede mejorar esos números.
