¿Por qué está prohibido el estado S=1, R=1 en una chancla de RS?

Question

Me he encontrado con la chancla RS y he intentado implementarla en un simulador y usar puertas lógicas reales. Pero todavía no estoy seguro de haber entendido correctamente el caso inestable o el caso prohibido S=1, R=1 en la chancla. ¿Puede alguien decirme qué es eso exactamente?

Por cierto, he usado las puertas NAND de dos entradas para implementar la chancla. ¿Cuál es la diferencia entre la chancla de la puerta NAND y la chancla de la puerta NOR?

Answer 1

Supongamos puertas lógicas ideales (sin retardo de propagación) como ésta (imagen de wikipedia ):

Sabemos que la salida de la puerta NOR es 1 si y sólo si ambas entradas son 0; y 0 en caso contrario.

Cuando S = 1, Q = 1 y por tanto \$\bar{Q} = 0\$ cuando R = 1, Q = 0 y \$\bar{Q} = 1\$ .

Pero si se pone tanto R como S a 1 tenemos que Q = 0 y \$\bar{Q} = 0\$ al mismo tiempo. Esto contradice la relación \$Q = \bar{Q}\$ . En el mundo real, una de las puertas alcanzará primero el estado 1 y el resultado será imprevisible.

Para el flip-flop RS basado en NAND se puede mostrar lo mismo cuando R = S = 0, escribiendo las ecuaciones lógicas adecuadamente.

Answer 2

Afirmando S significa "poner la salida a 1". Afirmando R significa "poner la salida a 0". Decirle al flop que conduzca simultáneamente a 0 y 1 al mismo tiempo no tiene sentido, por eso está prohibido.

Answer 3

Tener ambas entradas altas plantea dos problemas:

• Las salidas Q y /Q serán ambas bajas, pero la lógica descendente puede esperar que /Q sea siempre lo contrario de Q. Dependiendo de la lógica descendente, el hecho de que Q y /Q sean ambos bajos puede o no plantear un problema real, pero es algo que debe tenerse en cuenta.

• Cuando la primera entrada que baja lo hace, si la otra entrada no permanece alta hasta que los efectos del primer cambio se hayan filtrado por el circuito, el comportamiento del circuito no estará bien definido hasta que al menos una de las entradas vuelva a subir.

La forma más sencilla de evitar el segundo problema descrito anteriormente es no tener nunca ambas entradas altas simultáneamente o durante intervalos superpuestos.