Espejo de corriente de cascode de alta barrera

Question

Actualmente estoy lidiando con espejos de corriente y me encontré con el circuito que se muestra a continuación, un Espejo de Corriente Cascode de Alto Swing. Leí que esta implementación, como su nombre lo indica, tiene la ventaja de una alta margen de voltaje, ya que el potencial mínimo en el terminal de drenaje de M4 es: $$ V_{D4\_min}=V_{DS4}+V_{DS2}=(V_{GS4}-V_{TH})+(V_{GS2}-V_{TH}) $$ Entonces, el potencial de drenaje en M4 solo necesita ser el doble del voltaje de sobrepresión, en caso de dimensiones de transistor iguales, para mantener M2 y M4 en saturación. Pero ¿no se puede decir lo mismo para muchos otros espejos de corriente cascode, ya que este comportamiento simplemente ocurre al "apilar" dos transistores (M2 y M4)? Además, ¿por qué hay una conexión desde la compuerta de M1 al drenaje de M3? Me cuesta entender lo que está sucediendo en este circuito, se agradece mucho la ayuda.

EDITAR: Una fuente de voltaje de polarización está estableciendo el potencial en la compuerta de M3/4. Lo siento, no está mostrado en el circuito.

EDITAR 2: Acabo de leer que el voltaje de polarización mencionado está implementado por un MOSFET en configuración de diodo, como aquí. Para una discusión más profunda llamémoslo M5.

Answer 1

Sabemos que la condición para la saturación es Vds >= Vgs - Vt o Vd >= Vg - Vt (1) o Vg <= Vd + Vt; Por lo tanto, la compuerta de M3 / M4 tiene un voltaje de Vg3,4 = Vd_min + Vt (suponiendo que Vk tiene la misma dimensión que el resto del MOSFET).

Ahora, pasando a la compuerta de M1/M2. Para esto, tendríamos que conocer el voltaje de drenaje de M3 porque está conectado a M1. Dejemos que el voltaje en el drenaje de M3 = Vx ya que el drenaje de M3 está conectado a la compuerta de M1, según (1) el drenaje de M1 = Vx- Vt. Esto significa que solo Vt puede ser eliminado a través de Vds3 para mantener a M1 en saturación. Esto hace que M3 actúe como si estuviera conectado como un diodo virtual porque Vg3= Vd3= Vd_min + Vt. Esta caída de vt a través de M3 deja V_dmin a través de M1 suficientemente poniéndolo en saturación.

Ahora conocemos todos los voltajes del MOSFET en el lado izquierdo, como el par M3 M4 y el par M1 M2 son espejos de corriente, la misma corriente fluye a través de ellos y por lo tanto Vgs4= Vgs3. Dado que el Vg3,4 está fijo, la fuente M3,4 debe estar en V_dmin. Por lo tanto, V_dmin se elimina a través de M2 para mantenerlo también en saturación. Por lo tanto, para el drenaje de M4 según (1) para mantener a M4 solo en saturación Vd4 debería ser al menos = Vg4-Vt = Vd_min. Pero para mantener tanto a M4 como a M2 en saturación, Vd4 debería ser al menos = 2Vd_min. Esto mejora el margen de Vt en comparación con una estructura de cátodo común que tiene un V mínimo de 2Vd_min + Vt.