El bote del capacitor solo debe considerarse con aislamiento funcional entre él y sus pines. Por lo tanto, en este caso el espacio libre debería estar entre las superficies limitantes de los condensadores electrolíticos en ambos lados. Eso podría ser dist2, aunque @Malinterpretado señaló que eso marca la serigrafía, no necesariamente el exterior del capacitor.
En tu primera imagen en realidad parece que hay menos espacio libre entre la parte superior de ese mismo capacitor y el cobre adyacente a él. Creo que ese sería la distancia más corta y por lo tanto el espacio libre.
En cuanto a tu segunda pregunta, la cantidad de espacio libre requerida depende de algunos factores que no están claros según lo que se conoce sobre el circuito. Por ejemplo, la tensión transitoria de la red y el grado de contaminación de la placa. Ver también la Sección 2.10.3.3 de la norma IEC 60950-1.