Estoy en el proceso de conectar el ratsnest en pcbNew, en KiCAD.
Terminé con el proceso, excepto la última conexión.
La capa superior de cobre se ajusta a Vdd. Como se puede ver, el conector jack de barril está en contacto con la capa superior, proporcionando así Vdd a través de la capa de cobre superior.
El pin del IC es donde debe conectarse Vdd. Como puedes ver, hace contacto con la capa superior de cobre. Pero el nido de ratas permanece.
He comprobado si alguna traza bloquea la capa superior de cobre, pero como puedes ver, está conectada.
He probado a conectar la Vdd directamente con la Vdd del CI, pero la línea permanece. ¿Cuál es la causa?
EDITAR: Si selecciono la traza superior de Vdd con Control+clic (gracias al consejo de Pete W) obtengo esto:
Cuando hago lo mismo con la traza que se conecta a Vdd, obtengo esto:
EDIT2: Si quito la traza que conecta a Vdd, aparecen dos ratsnests: