¿Es posible utilizar Logic-Analyzer para aplicar ingeniería inversa a la codificación ASK/OOK en banda ISM?

Question

¿Es posible utilizar un analizador lógico (como éste ), para determinar la forma de onda s.t. en el pin DATA out de un módulo RF ASK/OOK (315/433.92MHz) de banda ISM, a su vez para decodificar su esquema de codificación. Sé con certeza que no es Manchester/NRZ. Por 'forma de onda', me refiero a los altos/bajos con la duración de cada bit

Tenga en cuenta que estas preguntas son una extensión de mi otro hilo sobre la elección de un OSD. Aunque es posible que me decida por una DSO, realmente quería conocer a fondo la LA como opción para mi propósito.

Ahora la otra pregunta (posiblemente tonta): ¿funcionará un analizador lógico sin una entrada de reloj? Digamos que en mi caso de decodificación de datos codificados ASK/OOK, no tengo forma de recuperar el reloj, ya que es una operación asíncrona.

Ampliación de la consulta (9 de noviembre de 2011): El patrón codificado de mi codificador RF de destino utiliza 32 ciclos de oscilación para codificar cada bit. Así que para 9600baud, tengo 307200 muestra/seg. Sin embargo, para una mayor precisión, podría ser bueno utilizar 3x-5x ese número de muestras (¿se aplica este concepto a los analizadores lógicos también)? Si eso es cierto, entonces para un muestreo 5x, necesitaría 1536000 (~1.5Ms/s), en un solo canal. Por supuesto, este razonamiento para (una especie de sobre)muestreo viene del mundo DSO, pero no estoy seguro de si se aplica también a los analizadores lógicos.

Answer 1

Hice exactamente eso en un proyecto anterior, no usé el analizador lógico abierto sino el pirata de bus que usa el mismo software.

http://s3cu14r.wordpress.com/2011/06/19/basic-rf-sniffing-with-the-bus-pirate/

Usé esto para decodificar el protocolo para otro proyecto que husmeaba datos RKE.

http://hackaday.com/2009/10/03/garage-door-packet-sniffer/

Espero que esto ayude.

Answer 2

Para responder a la parte añadida de su pregunta:

Sí, la frecuencia de muestreo también se aplica a los analizadores lógicos. Obviamente, el estado de la señal se representará con precisión, ya que sólo puede ser 0 o 1 (a diferencia de un DSO), pero cuanto mayor sea la frecuencia de muestreo, más precisa será la temporización.
Por ejemplo, si tiene lo siguiente:
Datos:
__---_-____---____---_-____---____
LA Reloj de muestra:
--__--__--__--__--__--__--__--__--
LA Display:
____----____----____----____----__

Si suponemos que el analizador lógico muestrea en el flanco ascendente del reloj, se puede ver cómo puede obtener la sincronización ligeramente fuera o perder un cambio por completo.
Nunca se perderá un cambio siempre que la frecuencia de muestreo sea al menos el doble de la frecuencia de datos, pero la sincronización real de los cambios será cada vez menos precisa a medida que se acerque a este punto.
En tu caso, el LA que enlazas soportará fácilmente una frecuencia de conmutación de 300kHz, ya que está muestreando hasta 200Msps, lo que te dará una precisión de +/- 5ns. Como los datos sólo cambian cada 3,3us aproximadamente, el analizador lógico será muy preciso, ya que puede muestrear 666 veces durante este periodo.

Answer 3

La frecuencia de muestreo utilizada para las señales digitales depende de la velocidad de transmisión de los datos y del ciclo de trabajo. Por ejemplo, supongamos que tenemos una señal de datos de 1khz con un ciclo de trabajo del 50%, el muestreo a 2khz o más dará resultados fiables, ya que sólo es necesario comprobar ambos lados de la transición.

Ahora, si tienes una señal de datos de 1khz con un ciclo de trabajo del 10%, necesitas muestrear al menos a 10khz para asegurarte de que obtienes cada parte de la forma de onda. Con señales digitales como éstas, la frecuencia de muestreo apenas importa, ya que probablemente la tendrás configurada con una interrupción de todos modos. El único lugar donde es importante es cuando usas un analizador lógico y en este caso puedes simplemente usar auto o probar un par de veces.