BJT: Ecuación de Vce para la región de saturación

Question

En Sedra y Smith: Microelectronics Circuits (6E), se menciona, en la página 185:

Recordando que el CBJ es mucho mayor que el EBJ, la caída de tensión hacia delante \$v_{BC}\$ será menor que \$v_{BE}\$ dando lugar a una tensión colector-emisor, \$v_{CE}\$ de 0,1 V a 0,3 V.

¿Por qué una diferencia en el área de unión provoca un cambio en la caída de tensión de avance? A pregunta similar se preguntó en el sitio, sin embargo, no sirvió de nada.

Así pues, he intentado utilizar el modelo de Ebers-Moll y ahí es donde me he atascado. Por lo tanto, mi pregunta es la siguiente:

¿Cómo debo aplicar el método de Ebers-Moll para un transistor que trabaja en una región de saturación, para obtener la ecuación de \$V_{ce}\$ ?

Hasta ahora, sé que hay tres modelos principales de Ebers-Moll, aquí . También he leído que el \$I_{s}\$ es una propiedad de la unión emisor-base .
Además, \$i_{c} \leq \beta i_{b}\$ .

Gracias por su tiempo. Por favor, infórmeme si necesita alguna información adicional.

Answer 1

¿Por qué una diferencia en el área de unión provoca un ca caída de tensión hacia delante?

Consideremos la ecuación del diodo de choque: -

Si un diodo tiene una corriente de saturación inversa mayor ( \$I_S\$ ) entonces, para una caída de voltios hacia delante dada ( \$V_D\$ ) a través de él, hay más corriente de avance ( \$I_D\$ ). Alternativamente, para una corriente de avance dada (y limitada) hay una caída de voltios de avance menor en comparación con un diodo que tenga una corriente de saturación inversa menor.

En saturación intensa, la unión BC empieza a conducir hacia delante y, como tiene una superficie mayor que la unión BE, naturalmente tiene una corriente de saturación inversa mayor, por lo que tiene una caída de voltios menor de la base al colector en comparación con la base/emisor.

En otras palabras, el colector nunca puede alcanzar la tensión del emisor cuando el transistor está saturado porque la tensión de base lo "sostiene".

Answer 2

No existe una fórmula para Vce(sat) porque esta resistencia aparente depende del proceso. El tamaño del chip, el dopaje y los métodos de grabado por capas son factores determinantes.

Debe consultar el modelo paramétrico o la hoja de datos de Vce(sat) para conocer esta propiedad.

Diodes Inc (nee Zetex) tiene muchas de las primeras patentes de proceso de Vce(sat) ultrabajo a altas corrientes. También fueron los primeros en caracterizar esto como Rce, una resistencia lineal, en las hojas de datos.

Esta resistencia aparente de saturación colector-emisor denominada \$R_{CE}\$ se define para Vce=Vce(sat) a Ic/Ib=10 a distintas corrientes. En algunos casos, el gráfico log-log o lineal de Ic vs Vce muestra la propiedad lineal por encima del 10% de Imax.

ejemplo de Rce p.2 de 5 SOT-23
Antes de Zetex, había que conseguir un gran transistor de potencia en lata TO-3 para obtener este valor bajo de ~Vce(sat)/Ic.

Resistencia de conexión equivalente Rce(SAT) 35m typ 50 mΩ máx. @Ie = 2A, Ib = 200mA

A menudo me he referido a la resistencia aparente de los diodos como ESR y esta propiedad siempre está inversamente relacionada con la potencia nominal del paquete (y, por tanto, con el tamaño del chip) como figura de mérito del diseñador (FoM). Esta propiedad existe para todos los diodos y LED.

• También Ic se aproxima al 10%β*ib en Vce(sat), de modo que las piezas de Vce(sat) ultrabaja tienden a tener β extremadamente alta.